使用MRAM堆叠设计实现的一次可编程存储器制造技术

一种集成电路，包含由多个磁性OTP存储单元所形成的磁性OTP存储器阵列，磁性OTP存储单元具有包含固定磁性层、隧道势垒绝缘层、自由磁性层和第二电极的MTJ堆叠。当跨越磁性OTP存储单元施加电压时，MTJ堆叠和栅控晶体管的电阻形成分压器，以在MTJ堆叠上施加大电压让隧道势垒层击穿，而使固定层短路于自由层。集成电路具有多个MRAM阵列，其被配置为使得多个MRAM阵列中的每一个的性能和密度标准匹配于基于MOS晶体管的存储器，包括SRAM、DRAM和闪存存储器。集成电路可包括与磁性OTP存储器阵列连接的功能逻辑单元和用于提供数字数据储存的MRAM阵列。

A programmable memory implemented with MRAM stack design

An integrated circuit contains magnetic OTP memory array formed by multiple magnetic OTP storage units. The magnetic OTP storage cell has MTJ stack including fixed magnetic layer, tunnel barrier insulation layer, free magnetic layer and second electrode. When the voltage is applied across the magnetic OTP storage unit, the resistor of MTJ stack and gate transistor form a voltage divider to apply large voltage on the MTJ stack to break the barrier layer, and make the fixed layer short circuited to the free layer. The integrated circuit has multiple MRAM arrays, which are configured to match the performance and density of every MRAM array in MOS based transistors, including SRAM, DRAM and flash memory. The integrated circuit may include a functional logic unit connected to a magnetic OTP memory array and an MRAM array for providing digital data storage.

【技术实现步骤摘要】
【国外来华专利技术】使用MRAM堆叠设计实现的一次可编程存储器本申请案根据35U.S.C.§119主张2015年4月3日申请的申请号为62/142,591的美国临时申请案的优先权，其让渡给共同受让人，并在此以引用的方式结合于本文中。
本专利技术涉及一种结合于阵列中的磁性随机存取存储(MRAM)单元。更特别的是，本专利技术涉及一种一次可编程(OTP)MRAM单元，其可与其他多次可编程MRAM类型一同嵌入于阵列中。
技术介绍
近年来芯片上存储器的容量的快速增长已经重新寻求一种通用的嵌入式存储器技术，以结合快速读/写、低电压操作、低功耗、非易失性、无限耐久性以及与CMOS流程的兼容性。自旋-转移力矩磁阻随机存取存储器(STT-MRAM)自开始以来一直被认为是有希望的候选者。此技术于本质上是非易失性的，且其已经显示基于垂直磁化磁隧道结装置(PMA-MTJ)的STT-MRAM单元可以以低功率高速写入。图1是一种自旋力矩-转移磁隧道结装置的横截面图，其来自现有技术中「演示用于非易失性嵌入式存储器的全功能8Mb垂直STT-MRAM芯片，其使用亚-5纳秒写入」一文，为Jan等人于2014年6月发表在VLSI技术(VLSI-Technology)2014年研讨会的技术论文摘要中第1-2页，可见于3/11/2015在：ieeexplore.ieee.org/stamp/stamp.jsp？tp＝&arnumber＝6894357&isnumber＝6894335，乃描述了PMA-MTJ堆叠是基于夹在覆盖层15和氧化镁(MgO)隧道势垒层25之间的钴、铁和硼(CoFeB)的自由层20的合金，以提供垂直各向异性。隧道势垒层25形成在CoFeB合金的参考层30或钉扎层上。参考层30形成在底部电极35上。底部电极35是用于外部连接到外部装置。硬掩模接触层10形成在覆盖层15上，且顶部电极5形成在硬掩模接触层10上。最近的研究显示，MTJ装置可以在与SRAM一样快的亚-纳秒切换时间下工作，并且MTJ装置的尺寸可以小于25纳米，且其单元大约为6F2(集成电路技术的最小特征尺寸)。这种单元的尺寸与独立的DRAM一样小。此外，MTJ装置是非易失性的(类似于闪存)，并且具有比闪存高得多的耐久性。然而，虽然MRAM非常万用，但设计一个能够在所有性能要求方面都很出色的MTJ堆叠是很困难的。有一种方法是将不同的堆叠用于不同的程序，但整合的成本会大大增加。
技术实现思路
本专利技术的一个目的是提供一种磁性一次可编程存储器单元。本专利技术的另一个目的是提供一种磁性一次可编程存储器阵列。此外，本专利技术的另一个目的是提供一种集成电路，其具有与至少一种其他MRAM类型整合的磁性一次可编程存储器阵列。为了实现至少一个前述目的，本专利技术揭露一种磁性一次可编程存储单元，其由与栅控金属氧化物半导体(MOS)晶体管串联连接的磁隧道结(MTJ)堆叠所构成。MTJ堆叠具有形成在第一电极上的固定磁性层。隧道势垒绝缘层形成在固定磁性层上。自由磁性层形成在隧道势垒绝缘层上。然后，第二电极形成在自由磁性层上。使用约1.5伏的标准工作电压，可计算出隧道势垒层的厚度等于MRAM存储单元的MTJ堆叠的厚度。MTJ堆叠的面积被选定为直径约小20％，使得MTJ堆叠的电阻比MRAM存储单元约大50％。因此，当跨越磁性一次可编程存储单元施加电压时，MTJ堆叠和栅控晶体管的电阻会形成分压器，使得跨越MTJ堆叠的电压可由以下方程决定：其中：VMTJ是跨越MTJ堆叠所形成的电压。VBL是跨越磁性一次可编程存储单元上所施加的电压。RMOST是栅控MOS晶体管的电阻。RMTJ是MTJ堆叠的电阻。在MTJ堆叠上所形成的电压VMTJ必须足够大，使隧道势垒绝缘层击穿。这种击穿会导致固定磁性层和自由磁性层短路，从而对磁性一次可编程存储单元进行编程，使其为低电阻状态，这通常被解释为二进制「1」的状态。此栅控MOS晶体管是和MRAM存储单元的栅控MOS晶体管等效。栅控MOS晶体管的漏极连接到MTJ堆叠的第一电极，并且栅控MOS晶体管的源极提供到外部电路的第一连接。栅控MOS晶体管的栅极提供与外部电路的第二连接。磁性一次可编程存储单元的第二电极提供到外部电路的第三连接。为了实现至少一个前述目的，在其他实施例中，一种磁性一次可编程存储器阵列具有以行和列排列的多个磁性一次可编程存储单元。多列磁性一次可编程存储单元被连接到一对位线。第一对位线连接到该阵列中一相关列的磁性一次可编程存储单元的MTJ堆叠的第二电极。第二对位线连接到该阵列中的一相关列的磁性一次可编程存储单元的栅控MOS晶体管的源极。每一行的磁性一次可编程存储单元的栅控MOS晶体管的栅极连接到与磁性一次可编程存储单元的每一行相关联的字线。磁性一次可编程存储器阵列具有列译码器，列译码器是连接到与多列磁性一次可编程存储单元相连接的多对位线。列译码器会将电压施加到选定列的磁性一次可编程存储单元，以选择性地对在选定行上的磁性一次可编程存储单元进行编程。行译码器是连接到接合于每行磁性一次可编程存储单元的字线。行译码器激发一选定行的栅控MOS晶体管，用于读取和写入所选定的一次可编程存储单元。磁性一次可编程存储器阵列具有一列译码器，列译码器是连接到与多列磁性一次可编程存储单元相连接的多对位线。列译码器会将电压施加到选定列的磁性一次可编程存储单元，以选择性地对在选定行上的磁性一次可编程存储单元进行编程。行译码器是连接到接合于每行磁性一次可编程存储单元的字线。行译码器激发一选定行的栅控MOS晶体管，用于读取和写入所选定的一次可编程存储单元。又为了实现至少一个前述目的，在其他实施例中，一种集成电路是建构于半导体衬底上，其具有至少一磁性一次可编程存储器阵列和至少一磁性随机存取存储器阵列。该至少一磁性随机存取存储器阵列是由以行和列排列的多个磁性一次可编程存储单元所形成。每个磁性一次可编程存储单元具有MTJ堆叠串联连接于与磁性一次可编程存储单元的结构相同的栅控MOS晶体管。磁性随机存取存储单元的MTJ堆叠具有比磁性一次可编程存储单元更大的面积，因此具有更大的单元尺寸。磁性随机存取存储单元的MTJ堆叠面积的直径比磁性一次可编程存储单元约大20％，使得MTJ堆叠的电阻比磁性可编程存储单元的电阻约小50％。在多种实施例中，集成电路具有多个磁性随机存取存储器阵列，其配置成使得该多个磁性随机存取存储器阵列中的每一个所具有的性能和密度标准，可与基于诸如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和闪存的存储器的MOS晶体管相匹配。这些实施例的性能标准为数据传输读取和写入时间对SRAM为少于10纳秒，对DRAM为从10纳秒到大约100纳秒，对闪存为大于100纳秒。目前技术中，DRAM的密度非常高，具有约0.03平方微米的单元面积。SRAM的密度不是一项影响因素，但是面积小(以目前技术约30平方微米)可达到较快的读取和写入时间。闪存为非易失性存储器，必须有大于10年的长保存期或约100,000循环的写入/擦除，需要较大的单元尺寸，以目前技术约0.04平方微米。在一些实施例中，集成电路具有至少一种功能逻辑单元，例如计算机处理器或模拟信号处理电路，或环境传感电路，用于该至少一磁性可编程存储器阵列与该至本文档来自技高网...

【技术保护点】
一种磁性一次可编程存储单元，包含：一磁性隧道结(MTJ)装置，包含一固定磁性层、一隧道势垒绝缘层、一自由磁性层以及一第二电极，该固定磁性层制作于一第一电极上，该隧道势垒绝缘层制作于该固定磁性层上，该自由磁性层制作于该隧道势垒绝缘层上，该第二电极制作于该自由磁性层上，其中选定该MTJ装置的直径，通过跨越该磁性一次可编程存储单元来施加一编程电压作为一MRAM单元之写入电压，使该隧道势垒绝缘层击穿；及一栅控金属氧化物半导体(MOS)晶体管，串联连接到该MTJ装置。

【技术特征摘要】
【国外来华专利技术】2015.04.03 US 62/142,591;2016.03.23 US 15/078,1821.一种磁性一次可编程存储单元，包含：一磁性隧道结(MTJ)装置，包含一固定磁性层、一隧道势垒绝缘层、一自由磁性层以及一第二电极，该固定磁性层制作于一第一电极上，该隧道势垒绝缘层制作于该固定磁性层上，该自由磁性层制作于该隧道势垒绝缘层上，该第二电极制作于该自由磁性层上，其中选定该MTJ装置的直径，通过跨越该磁性一次可编程存储单元来施加一编程电压作为一MRAM单元之写入电压，使该隧道势垒绝缘层击穿；及一栅控金属氧化物半导体(MOS)晶体管，串联连接到该MTJ装置。2.如权利要求1所述的磁性一次可编程存储单元，其中该MTJ装置所选定的面积在直径上约小20％，使得该MTJ装置之电阻比该MRAM单元的一MTJ装置约大50％。3.如权利要求1所述的磁性一次可编程存储单元，其中该编程电压约为1.5伏。4.如权利要求1所述的磁性一次可编程存储单元，其中当施加该编程电压跨越该磁性一次可编程存储单元时，该MTJ装置与该栅控晶体管的电阻形成一分压器，使得该MTJ装置之该电压由下列方程来决定：其中，VMTJ为跨越该MTJ装置所形成的电压；VBL为跨越该磁性一次可编程存储单元所施加的电压；RMOST为该栅控MOS晶体管的电阻；及RMTJ为该MTJ装置的电阻。5.如权利要求1所述的磁性一次可编程存储单元，其中该隧道势垒绝缘层的击穿导致该固定磁性层和该自由磁性层短路，对该磁性一次可编程存储单元进行编程，使其成为低电阻状态。6.如权利要求1所述的磁性一次可编程存储单元，其中该栅控MOS晶体管的结构和尺寸等同于一MRAM存储单元的一栅控MOS晶体管的结构和尺寸。7.如权利要求1所述的磁性一次可编程存储单元，其中该栅控MOS晶体管的该漏极连接到该MTJ装置的该第一电极，该栅控MOS晶体管的一源极提供一第一连接至外部电路，且该栅控MOS晶体管的一栅极提供一第二连接至外部电路。8.如权利要求7所述的磁性一次可编程存储单元，其中该MTJ装置的该第二电极提供一第三连接至外部电路。9.一种磁性一次可编程存储器阵列，包含：多个磁性一次可编程存储单元，配置成多个行和多个列，其中每一磁性一次可编程存储单元包含：一磁性隧道结(MTJ)装置，包含一固定磁性层、一隧道势垒绝缘层、一自由磁性层以及一第二电极，该固定磁性层制作于一第一电极上，该隧道势垒绝缘层制作于该固定磁性层上，该自由磁性层制作于该隧道势垒绝缘层上，该第二电极制作于该自由磁性层上，其中选定该MTJ装置的直径，通过跨越该磁性一次可编程存储单元来施加一编程电压作为一MRAM单元之写入电压，使该隧道势垒绝缘层击穿；及一栅控金属氧化物半导体(MOS)晶体管，串联连接到该MTJ装置；多对位线，其中所述多对位线中的一第一位线连接到该阵列中一相关列的该磁性一次可编程存储单元的该MTJ装置的该第二电极，所述多对位线中的一第二位线连接到该阵列中一相关列的该磁性一次可编程存储单元的该栅控MOS晶体管的该源极；多个字线，其中每一字线与多个磁性一次可编程存储单元的每一行相关，使得每一行的所述多个磁性一次可编程存储单元的该栅控MOS晶体管的该栅极连接到与每一行的所述多个磁性一次可编程存储单元相关的所述多个字线。10.如权利要求9所述的磁性一次可编程存储器阵列，更包含一列译码器，该列译码器连接到与所述多个列的所述多个磁性一次可编程存储单元相连接的所述多对位线，其中该列译码器将该编程电压施加到选定列的所述多个磁性一次可编程存储单元，以选择性地对在一选定行上的所述多个磁性一次可编程存储单元进行编程。11.如权利要求9所述的磁性一次可编程存储器阵列，更包含一行译码器，该行译码器连接到接合于每一行的所述多个磁性一次可编程存储单元的所述多个字线，其中该行译码器激发一选定行的该栅控MOS晶体管，用于读取和写入所选定的该磁性一次可编程存储单元。12.如权利要求10所述的磁性一次可编程存储器阵列，其中该列译码器更包含一传感放大器，当一读取电压施加到所述多对位线以判断已编程到该磁性一次可编程存储器阵列中的该数字数据时，该传感放大器接收读取电流。13.如权利要求12所述的磁性一次可编程存储器阵列，更包含至少两列的参考磁性一次可编程存储单元，其被编程并连接到该列译码器，以为该传感放大器提供一参考电压。14.如权利要求13所述的磁性一次可编程存储器阵列，其中一列参考磁性一次可编程存储单元被编程，以具有一已编程的磁性一次可编程存储单元的低电阻，且一第二列具有未编程的磁性一次可编程存储单元的高电阻，其中该两列的电流结合，使得一参考电压被提供给该传感放大器。15.一种建构于一半导体衬底上的集成电路，包含：至少一磁性一次可编程存储器阵列，包含：多个磁性一次可编程存储单元，以多个行和多个列排列，其中每一磁性一次可编程存储单元包含：一磁性隧道结(MTJ)装置，包含一固定磁性层、一隧道势垒绝缘层、一自由磁性层以及一第二电极，该固定磁性层制作于一第一电极上，该隧道势垒绝缘层制作于该固定磁性层上，该自由磁性层制作于该隧道势垒绝缘层上，该第二电极制作于该自由磁性层上，其中该MTJ装置所选定的直径，通过跨越该磁性一次可编程存储单元来施加一编程电压作为一MRAM单元之写入电压，致使该隧道势垒绝缘层击穿；及一栅控金属氧化物半导体(MOS)晶体管，串联连接到该MTJ装置；多对位线，其中所述多对位线中的一第一位线连接到该阵列中一相关列的该磁性一次可编程存储单元的该MTJ装置的该第二电极，所述多对位线中的一第二位线连接到该阵列中一相关列的该磁性一次可编程存储单元的该栅控MOS晶体管的该源极；及多个字线，其中每一字线与多个磁性一次可编程存储单元的每一行相关，使得每一行的所述多个磁性一次可编程存储单元的该栅控MOS晶体管的该栅极连接到与每一行的所述多个磁性一次可编程存储单元相关的所述多个字线；及至少一磁性随机存取存储器(MRAM)阵列，配置为具有匹配于基于MOS晶体管的存储器的性能和密度标准，其中该基于MOS晶体管的存储器为静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或闪存存储器。16.如权利要求15所述的集成电路，其中该MTJ装置所选定的面积在直径约小20％，使得该MTJ装置之电阻比该MRAM单元的一MTJ装置约大50％。17.如权利要求15所述的集成电路，其中用于该基于MOS晶体管的存储器的性能标准是一数据传输的读取和写入时间对于SRAM为小于10纳秒，对于DRAM为10纳秒至约100纳秒，对于闪存为大于100纳秒，其中该DRAM的密度非常高并具有约0.03平方微米的单元面积，并且该SRAM的密度不是影响因素，但是面积小(约0.03平方微米)，使其读取和写入时间更快，其中该闪存具有大于10年的长保存期或约100,000个循环的写入/擦除，需要约0.04平方微米的较大单元尺寸。18.如权利要求15所述的集成电路，更包含至少一功能逻辑单元，该至少一功能逻辑单元配置为一计算机处理器、模拟信号处理电路或环境传感电路，用于该至少一磁性一次可编程存储器阵列和至少一MRAM，以供储存由该至少一功能逻辑单元所处理的数据。19.一种建构在一半导体衬底上的集成电路的形成方法，其步骤包含：通过下列步骤形成至少一磁性一次可编程存储器阵列制作于该衬底上：通过下列步骤形成多个磁性一次可编程存储单元：通过下列步骤形成一第一磁性隧道结(MTJ)装置于该衬底上：制作一固定磁性层于一第一电极上；制作一隧道势垒绝缘层于该固定磁性层上；制作一自由磁性层于该隧道势垒绝缘层上；及制作一第二电极于该自由磁性层上，其中该MTJ装置所选定的直径，通过跨越该磁性一次可编程存储单元来施加一编程电压作为一MRAM单元之写入电压，致使该隧道势垒绝缘层击穿；及形成一栅控金属氧化物半导体(MOS)晶体管于该衬底上；串联连接该栅控MOS晶体管到该MTJ装置；配置多个磁性一次可编程存储单元成多个行和多个列；形成多对位线；将一对位线中的一第一位线连接到该阵列中的一相关列的该磁性一次可编程存储单元的该第一MTJ装置的该第二电极；及将该一对位线中的一第二位线连接到该阵列中的一相关列的该磁性一次可编程存储单元的该栅控MOS晶体管的该源极。20.如权利要求19所述的集成电路的形成方法，其中形成至少一磁性一次可编程存储器阵列更包含下列步骤：形成一列译码器，该列译码器配置为向选定列的该磁性一次可编程存储单元施加一电压，用以选择性地对在一选定行上的该一次性可编程存储单元进行编程；将该列译码器连接到与所述多个列该磁性一次可编程存储单元相连接的所述多对位线；形成一行译码器，该行译码器配置为用于激发一选定行的该栅控MOS晶体管，用于读取和写入所选定的该磁性一次可编程存储单元；及将该行译码器连接到接合于每一行的所述多个磁性一次可编程存储单元的所述多个字线。21.如权利要求19所述的集成电路的形成方法，更包含下列步骤：通过下列步骤制作至少一磁性随机存取存储器阵列于该衬底上：形成以多个行和多个列排列的多个MRAM单元，其中形成每一MRAM单元包含下列步骤：形成一第二MTJ装置；形成一栅控MOS晶体管，该栅控MOS晶体管配置成结构相同于该磁性一次可编程存储器阵列的该磁性一次可编程存储单元；及将该第二MTJ装置串联连接该栅控MOS晶体管。22.如权利要求21所述的集成电路的形成方法，其中形成该第二MTJ装置包含将该第二MTJ装置配置成具有比该第一MTJ装置大的面积因而具有比该第一MTJ装置更大的单元尺寸的步骤。23.如权利要求22所述的集成电路的形成方法，其中该磁性随机存取存储单元的该第二MTJ装置所选定的面积为比该第一MTJ装置在直径上约大20％，使得该MTJ装置的电阻比该第一MTJ装置约小50％。24.如权利要求19所述的集成电路的形成方法，更包含下列步骤：制作多个磁性随机存取存储器阵列，其被配置为使得所述多个磁性随机存取存储器阵列中的每一个具有匹配基于MOS晶体管的存储器的性能和密度标准，其中该基于MOS晶体管的存储器为静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或闪存存储器。25.如权利要求25所述的集成电路的形成方法，其中用于该基于MOS晶体管的存储器的性能标准是一数据传输的读取和写入时间对于SRAM为小于10纳秒，对于DRAM为10纳秒至约100纳秒，对于闪存为大于100纳秒，其中该DRAM的密度非常高并具有约0.03平方微米的单元面积，并且该SRAM的密度不是影响因素，但是面积小(约0.03平方微米)，使其读取和写入时间更快，其中该闪存具有大于10年的长保存期或约100,000个循环的写入/擦除，需要约0.04平方微米的较大单元尺寸。26.如权利要求19所述的集成电路的形成方法，更包含下列步骤：制作至少一功能逻辑单元，该至少一功能逻辑单元配置为一计算机处理器、模拟信号处理电路或环境传感电路，用于该至少一磁性一次可编程存储器阵列和至少一MRAM，以供储存由该至少一功能逻辑单元所处理的数据。27.一种磁性一...

【专利技术属性】
技术研发人员：诺真·杰，王柏刚，李元仁，朱健，刘焕龙，
申请(专利权)人：海德威科技公司，
类型：发明
国别省市：美国,US