并联配置的电阻存储器元件制造技术

本发明专利技术公开了一种存储器单元，其包括并联地耦合的至少两个非易失性电阻存储器元件。所述非易失性电阻存储器元件能够存在于不同的电阻状态下，以使得所述不同的电阻状态中的每一种表示不同的数据状态。

【技术实现步骤摘要】
并联配置的电阻存储器元件本申请要求2016年6月17日提交的美国专利申请第15/186，137号的优先权，该申请的全部内容通过引用的方式被并入本文中。
技术介绍
本章节中描述的方案可能被实行，但是本章节中描述的方案不一定是先前构思或实行的方案。因此，除非在本文中另有指示，否则在本章节中所描述的方案不是本申请中的权利要求的现有技术，并且不由于被包含在本章节中而被认为是现有技术。集成电路经常包含易失性存储器元件。典型的易失性存储器元件是基于交叉耦合反相器(锁存器)的。易失性存储器元件仅仅只在集成电路被加电时保持数据。倘若电力失去，则易失性存储器元件中的数据丢失。例如，静态随机存取存储器(SRAM)芯片包含SRAM单元，SRAM单元是一类易失性存储器元件。易失性存储器元件也用于可编程逻辑器件集成电路中。易失性存储器元件会受制于被称为软错误翻转的现象。软错误翻转事件是由嵌入在集成电路及其封装中的宇宙射线和放射性杂质引起的。宇宙射线和放射性杂质生成高能原子粒子，例如，中子和阿尔法粒子。存储器元件包含由图案化的硅衬底形成的晶体管和其它部件。当原子粒子撞击到存储器元件中的硅时，生成电子-空穴对。电子-空本文档来自技高网...

【技术保护点】
一种存储器单元，包括：第一非易失性电阻存储器元件；以及第二非易失性电阻存储器元件，其与所述第一非易失性电阻存储器元件并联地耦合。

【技术特征摘要】
2016.06.17 US 15/186,1371.一种存储器单元，包括：第一非易失性电阻存储器元件；以及第二非易失性电阻存储器元件，其与所述第一非易失性电阻存储器元件并联地耦合。2.如权利要求1所限定的存储器单元，其中，所述第一非易失性电阻存储器元件和所述第二非易失性电阻存储器元件能够在第一电阻状态和第二电阻状态下工作，并且其中，所述第一电阻状态和所述第二电阻状态中的每一个均代表不同的数据状态。3.如权利要求1所限定的存储器单元，其中，所述第一非易失性电阻存储器元件和所述第二非易失性电阻存储器元件形成于在电介质层中蚀刻出的第一接触孔和第二接触孔中。4.如权利要求3所限定的存储器单元，其中，所述电介质层形成在第一金属层和第二金属层之间。5.如权利要求1所限定的存储器单元，其中，所述第一非易失性电阻存储器元件和所述第二非易失性电阻存储器元件形成在相同的电介质层中。6.如权利要求1-5中的任何一项所限定的存储器单元，其中，通过在所述第一金属层和所述第二金属层中形成的多条导电线将所述第一非易失性电阻存储器元件和所述第二非易失性电阻存储器元件并联地连接。7.如权利要求1-5中的任何一项所限定的存储器单元，其中，所述第一非易失性电阻存储器元件和所述第二非易失性电阻存储器元件中的至少一个耦合到晶体管的源极-漏极区域。8.如权利要求1-5中的任何一项所限定的存储器单元，其中，所述存储器单元被连接到存储器阵列中的至少第二存储器单元。9.一种形成存储器单元的方法，包括：在衬底中形成存取晶体管；在所述衬底上形成第一金属层；在所述第一金属层上沉积金属间电介质层；在所述金属间电介质层中蚀刻出第一接触孔和第二接触孔；以及分别在所述第一接触孔和所述第二接触孔中形成第一非易失性电阻存储器元件和第二非易失性电阻存储器元件。10.如权利要求9所限定的方法，其中，形成所述第一非易失性电阻存储器元件和所述第二非易失性电阻存储器元件包括：在所述第一接触孔和所述第二接触孔中形成第一底部电极和第二底部电极；在所述第一底部电极和所述第二底部电极上沉积第一氧化物层和第二氧化物层；在所述第一氧化物层和...

【专利技术属性】
技术研发人员：P·J·麦克尔赫尼，YS·何，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国,US