用于电阻式随机存取存储器阵列的写入驱动器电路制造技术

在具体实施方式中公开的方面包括用于电阻式随机存取存储器(RAM)阵列的写入驱动器电路。在一个方面中，提供写入驱动器电路以支持向存储器系统中的电阻式RAM阵列中写入数据。写入驱动器电路被耦合到选择器电路，该选择器电路被配置为选择电阻式RAM阵列中的一个或者多个存储器位单元用于写入操作。隔离电路被提供在写入驱动器电路中以将电流源耦合到选择器电路以在写入操作期间提供写入电压并且在选择器电路没有参与写入操作时从选择器电路隔离电流源。通过在选择器电路待机时从电流源隔离选择器电路，可以减少选择器电路中的漏电流、因此减少存储器系统中的待机功率消耗。

【技术实现步骤摘要】
【国外来华专利技术】用于电阻式随机存取存储器阵列的写入驱动器电路优先权申请本申请要求对通过引用将内容完全结合于此的、提交于2015年3月11日和标题为“WRITEDRIVERCIRCUITSFORRESISTIVERANDOMACCESSMEMORY(RAM)ARRAYS”的第14/644,631号美国专利申请的优先权。
本公开的技术总地涉及电阻式存储器，并且更具体地涉及用于在电阻式存储器阵列中执行写入操作的写入驱动器电路。
技术介绍
基于处理器的计算机系统包括用于数据存储的存储器。存储器系统由能够存储数据的存储器位单元组成，其中存储的数据的形式依赖于采用的存储器类型。磁阻式随机存取存储器(MRAM)是非易失性存储器的示例，在其中通过对MRAM位单元的磁隧道结(MTJ)进行编程来存储数据。在MTJ中存储数据作为磁状态，其中无需电流以保存存储的数据值。因此，MTJ即使在没有向MTJ提供功率时仍然可以存储数据。相反，以电荷的形式存储数据的存储器，诸如静态随机存取存储器(SRAM)，需要功率以保存存储的数据值。因此，由于MTJ即使在功率被断开时仍然可以存储信息，所以特定电路和系统可以从采用MRAM中获益。就这一点而言，图1图示示例MRAM位单元10，该MRAM位单元包括与用于存储非易失性数据的MTJ14集成的金属氧化物半导体(通常为n型MOS、即NMOS)存取晶体管12。MRAM位单元10可以被提供在MRAM存储器中，该MRAM存储器被用作用于需要电子存储器的任何类型的系统的存储器存储，作为示例，该系统诸如中央处理单元(CPU)或者基于处理器的系统。MTJ14包括在由薄的非磁电介质层形成的隧道结20的任一侧上部署的钉扎(pinned)层16和自由层18。在钉扎层16和自由层18的磁定向相互反平行(AP)时，AP状态存在(例如逻辑‘1’)。在钉扎层16和自由层18的磁定向相互平行(P)时，P状态存在(例如逻辑‘0’)。另外，存取晶体管12控制对MTJ14读取和写入数据。存取晶体管12的漏极(D)耦合到MTJ14的底部电极22，该底部电极耦合到钉扎层16。字线24耦合到存取晶体管12的栅极(G)。存取晶体管12的源极(S)耦合到源极线26，该源极线耦合到写入驱动器电路28。位线30耦合到写入驱动器电路28和MTJ14的顶部电极32，该顶部电极耦合到自由层18。继续参照图1，在向MTJ14写入数据时，通过激活字线24来激活存取晶体管12的栅极G，这将源极线26上的来自写入驱动器电路28的写入切换电流(ISW)(“切换电流(ISW)”)耦合到底部电极22。由写入驱动器电路28向MTJ14提供的ISW必须强到足以改变自由层18的磁定向。如果磁定向将从AP状态改变成P状态，则从顶部电极32流向底部电极22的电流包括在自由层18的自旋转移矩(STT)，该STT可以将自由层18相对于钉扎层16的磁定向改变成P。如果磁定向将从P状态改变成AP状态，则从底部电极22流向顶部电极32的电流在自由层18引入STT，以将自由层18相对于钉扎层16的磁定向改变成AP。由于MTJ14是具有给定的电阻(RMTJ)的电阻式存储器元件，所以在写入操作期间向MTJ14施加ISW将根据VMTJ＝ISW*RMTJ跨MTJ14生成电压(VMTJ)。然而，ISW不应超过用于MTJ14的定义的电流电平，因为如果跨MTJ14生成的VMTJ超过某个击穿电压(VBD)，则MTJ14将引起电击穿。继续参照图1，MTJ14不能在击穿状态之时作为电阻式存储器元件工作。由于MTJ14的隧道结20变得更薄，所以MTJ14的击穿在更低VBD出现。因此，写入驱动器电路28必须生成足够强的ISW，以改变MTJ14中的自由层18的磁定向。然而，更高ISW可能使跨MTJ14的VMTJ超过MTJ14的VBD，因此使MTJ14中的自由层18没有恰当地切换。另外，可能在MTJ14制造期间出现的工艺、电压和温度(PVT)变化可能使某些MTJ14的RMTJ更高，因此对于给定的ISW增加跨MTJ14的VMTJ。继续参照图1，在没有向MTJ14写入数据时，存取晶体管12不被字线24激活。然而，在源极线26与位线30之间施加电压时，漏电流(未示出)出现在存取晶体管12中。这一不希望的漏电流在没有对MTJ14读取或者写入数据时增加MRAM位单元10的待机功率消耗。
技术实现思路
在具体实施方式中公开的方面包括一种用于电阻式随机存取存储器(RAM)阵列的写入驱动器电路。在一个方面中，写入驱动器电路被提供，以支持向存储器系统中的电阻式RAM阵列中写入数据。写入驱动器电路被耦合到选择器电路，该选择器电路被配置为选择电阻式RAM阵列中的一个或者多个存储器位单元用于写入操作。隔离电路被提供在写入驱动器电路中，以在写入操作期间将电流源耦合到选择器电路以提供写入电压。隔离电路还被配置为在选择器电路没有参与写入操作时(例如待机时)从选择器电路隔离电流源。通过在选择器电路待机时从电流源隔离选择器电路，可以减少选择器电路中的漏电流，因此减少存储器系统中的待机功率消耗。在又一非限制方面中，预充电电路可以被提供在写入驱动器电路中，以在选择器电路被耦合到电流源以支持写入操作时，减少选择器电路中的电压改变。控制预充电电路，以在选择器电路被隔离电路从电流源隔离时，将选择器电路预充电至低于写入电压的预充电电压。作为结果，选择器电路在选择器电路被耦合到电流源以支持写入操作时经历减少的电压改变，因此造成选择器电路中的有源部件的尺寸减小。就这一点而言，在一个方面中，提供一种用于向电阻式RAM阵列写入数据的写入驱动器电路。写入驱动器电路包括隔离电路。隔离电路耦合到电流源。隔离电路也耦合到选择器电路，该选择器电路被配置为选择电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作。隔离电路被配置为接收控制信号。隔离电路也被配置为如果控制信号指示用于写入操作的写入状态，则将电流源耦合到选择器电路，以向由选择器电路选择的一个或者多个电阻式RAM位单元提供写入电压。隔离电路也被配置为如果控制信号不指示写入状态，则从选择器电路去耦合电流源。在另一方面中，提供一种用于向电阻式RAM阵列写入数据的装置。用于写入数据的装置包括用于隔离的装置。用于隔离的装置耦合到电流源。用于隔离的装置也耦合到选择器电路，该选择器电路被配置为选择电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作。用于隔离的装置被配置为接收控制信号。用于隔离的装置也被配置为如果控制信号指示用于写入操作的写入状态，则将电流源耦合到选择器电路，以向由选择器电路选择的一个或者多个电阻式RAM位单元提供写入电压。用于隔离的装置也被配置为如果控制信号不指示写入状态，则从选择器电路去耦合电流源。在另一方面中，提供一种用于在写入操作期间向电阻式RAM阵列提供写入电压的方法。该方法包括由隔离电路接收控制信号。该方法还包括如果控制信号指示写入状态，则将电流源耦合到选择器电路，其中电流源被配置为向由选择器电路选择的一个或者多个电阻式RAM位单元提供写入电压，以用于写入操作。该方法还包括如果控制信号不指示写入状态，则从选择器电路去耦合电流源。在另一方面中，提供一种电阻式RAM系统。电阻式RAM系统包括电本文档来自技高网...

【技术保护点】
一种用于向电阻式随机存取存储器(RAM)阵列写入数据的写入驱动器电路，包括：隔离电路，被耦合到：电流源；以及选择器电路，被配置为选择电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作；其中所述隔离电路被配置为：接收控制信号；如果所述控制信号指示用于所述写入操作的写入状态，则将所述电流源耦合到所述选择器电路，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供写入电压；以及如果所述控制信号不指示所述写入状态，则从所述选择器电路去耦合所述电流源。

【技术特征摘要】
【国外来华专利技术】2015.03.11 US 14/644,6311.一种用于向电阻式随机存取存储器(RAM)阵列写入数据的写入驱动器电路，包括：隔离电路，被耦合到：电流源；以及选择器电路，被配置为选择电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作；其中所述隔离电路被配置为：接收控制信号；如果所述控制信号指示用于所述写入操作的写入状态，则将所述电流源耦合到所述选择器电路，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供写入电压；以及如果所述控制信号不指示所述写入状态，则从所述选择器电路去耦合所述电流源。2.根据权利要求1所述的写入驱动器电路，其中：所述选择器电路包括多个耦合元件，其中所述多个耦合元件中的每个耦合元件包括：位线(BL)晶体管，被耦合到所述电阻式RAM阵列中的相应BL；以及源极线(SL)晶体管，被耦合到所述电阻式RAM阵列中的相应SL。3.根据权利要求2所述的写入驱动器电路，其中所述隔离电路还被配置为：如果所述控制信号指示所述写入状态，则将所述电流源耦合到所述选择器电路中的一个或者多个BL晶体管和一个或者多个SL晶体管，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供所述写入电压；以及如果所述控制信号不指示所述写入状态，则从所述选择器电路中的所述一个或者多个BL晶体管和所述一个或者多个SL晶体管去耦合所述电流源。4.根据权利要求2所述的写入驱动器电路，其中所述隔离电路还被配置为：如果所述控制信号指示所述写入状态，则将BL电流源和SL电流源耦合到所述选择器电路中的一个或者多个BL晶体管和一个或者多个SL晶体管，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供所述写入电压；以及如果所述控制信号不指示所述写入状态，则分别从所述选择器电路中的所述一个或者多个BL晶体管和所述一个或者多个SL晶体管去耦合所述BL电流源和所述SL电流源。5.根据权利要求2所述的写入驱动器电路，还包括被耦合到预充电电压源和所述选择器电路的预充电电路，其中所述预充电电路被配置为：如果所述控制信号指示用于预充电所述选择器电路的预充电状态，则将所述预充电电压源耦合到所述选择器电路，以向所述选择器电路中的所述多个耦合元件提供预充电电压；以及如果所述控制信号不指示用于预充电所述选择器电路的所述预充电状态，则从所述选择器电路中的所述多个耦合元件去耦合所述预充电电压源。6.根据权利要求5所述的写入驱动器电路，其中所述预充电电路还被配置为：如果所述控制信号指示所述预充电状态，则将所述预充电电压源耦合到所述选择器电路中的每个BL晶体管和每个SL晶体管；以及如果所述控制信号不指示所述预充电状态，则从所述选择器电路中的每个BL晶体管和每个SL晶体管去耦合所述预充电电压源。7.根据权利要求5所述的写入驱动器电路，其中所述写入电压大于所述预充电电压。8.根据权利要求5所述的写入驱动器电路，还包括：反相器，被配置为：接收指示所述写入状态的所述控制信号；以及生成用于从所述选择器电路去耦合所述预充电电路的反相控制信号。9.根据权利要求5所述的写入驱动器电路，还包括：反相器，被配置为：接收指示所述预充电状态的所述控制信号；以及生成用于将所述预充电电路耦合到所述选择器电路的反相控制信号。10.根据权利要求1所述的写入驱动器电路，其中所述电阻式RAM阵列是磁阻式RAM(MRAM)阵列。11.一种用于向电阻式随机存取存储器(RAM)阵列写入数据的装置，包括：用于隔离的装置，被耦合到：电流源；以及选择器电路，被配置为选择所述电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作；其中所述用于隔离的装置被配置为：接收控制信号；如果所述控制信号指示用于所述写入操作的写入状态，则将所述电流源耦合到所述选择器电路，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供写入电压；以及如果所述控制信号不指示所述写入状态，则从所述选择器电路去耦合所述电流源。12.一种用于在写入操作期间向电阻式随机存取存储器(RAM)阵列提供写入电压的方法，包括：由隔离电路接收控制信号；如果所述控制信号指示写入状态，则将电流源耦合到选择器电路，其中所述电流源被配置为向由所述选择器电路选择用于所述写入操作的一个或者多个电阻式RAM位单元提供所述写入电压；以及如果所述控制信号不指示所述写入状态，则从所述选择器电路去耦合所述电流源。13.根据权利要求12所述的方法，其中将所述电流源耦合到所述选择器电路包括：将所述电流源耦合到所述选择器电路中的一个或者多个位线(BL)晶体管和一个或者多个源极线(SL)晶体管；以及从所述选择器电路去耦合所述电流源包括：从所述选择器电路中的所述一个或者多个BL晶体管和所述一个或者多个SL晶体管去耦合所述电流源。14.根据权利要求12所述的方法，还包括：如果所述控制信号指示预充电状态，则将预充电电路耦合到所述选择器电路，以向所述选择器电路提供预充电电压；以及如果所述控制信号不指示所述预充电状态，则从所述选择器电路去耦合所述预充电电路。15.根据权利要求14所述的方法，还包括：响应于接收指示所述预充电状态的所述控制信号，同时从所述选择器电路去耦合所述隔离电路、并且将所述预充电电路耦合到所述选择器电路。16.根据权利要求14所述的方法，还包括：响应于接收指示所述写入状态的所述控制信号，同时从所述选择器电路去耦合所述预充电电路、并且将所述隔离电路耦合到所述选择器电路。17.根据权利要求14所述的方法，还包括：响应于接收指示所述写入状态的所述控制信号，向所述电阻式RAM阵列提供大于所述预充电电压的所述写入电压。18.一种电阻式随机存取存储器(RAM)系统，包括：电阻式R...

【专利技术属性】
技术研发人员：金俊培，金晟烈，金泰芸，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US