具有回跳预防的磁性存储单元存储器制造技术

描述了一种装置，该装置包括具有电阻性存储单元的半导体芯片存储器阵列。所述装置也包括比较器，所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字，所述写入操作将把所述第一字写入所述阵列。所述装置也包含用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路。

A magnetic storage unit to prevent the rebound of memory

An apparatus is described which comprises a semiconductor chip having a resistive memory cell of the memory array. The device also includes a comparator. The comparator is used to control the second word stored at the location of the writing operation calibration in comparison with the array, and is compared to be written to the first word of the array. The writing operation will write the first word to the array. The device also includes a circuit for iteratively writing one or more bit addresses between the first word and the second words by increasing the write current strength with each successive iteration.

【技术实现步骤摘要】
【国外来华专利技术】具有回跳预防的磁性存储单元存储器
本专利技术的领域一般涉及半导体领域，且尤其涉及具有回跳预防的磁性存储单元存储器。背景图1示出在半导体芯片上实现的随机存取存储器的架构的示图。如图1所示，存储器架构包括有多个存储单元的“切片”，每个存储单元为一条特定位线存储一位信息。存储器包括数(N)个此类切片，切片的数量等于从/对所述存储器读取/写入存储器的字的位宽。在读取或写入操作期间，每个切片中相同位置的存储单元被激活。在读取的情形中，被激活的存储单元在其对应位线上提供信息位。在写入的情形中，被激活的存储单元在其对应位线上接收信息位。在每个切片中，哪个特定相同位置的存储单元将被任意特定存储器存取激活由地址解码器决定。此处，地址解码器接收传入地址，并且作为响应，激活一条字线。由于每条字线耦合至跨所有切片的相同位置的存储单元，因此响应于地址而对一条字线的激活为传入/传出数据字的每一位有效地启用一个数据单元。单个存储器芯片可包括仅一个或多个图1所示的架构的实例。在之后的情形中，地址解码的过程可包括激活和/或去激活遵循图1的架构的存储器的整个区段。附图结合以下附图，从以下具体实施方式中可获得对本专利技术更好的理解，其中：图1示出存储器电路架构；图2a示出存储器切片的写入电路的实施例；图2b(i)和图2b(ii)示出第一回跳机制；图2c(i)、2c(ii)和2c(iii)示出第二回跳机制；图3示出存储器写入过程；图4示出可执行图3的写入过程的电路的第一实施例；图5示出可执行图3的写入过程的电路的第二实施例；图6示出根据图3所述的写入过程执行的存储器写入过程的时序图；图7示出改进的存储器切片写入电路。图8示出计算机系统。具体实施方式图2a示出切片设计的实施例，该切片的存储单元包括诸如自旋转移矩磁随机存取存储器(STT-MRAM)单元或磁性隧道结(MTJ)随机存取存储器单元之类的非易失性存储介质。如本领域已知的，磁性存储单元基于磁化方向存储信息位，该磁化方向被保存在存储单元中(例如，对应于1的一对反平行(anti-parallel)磁化方向或对应0的一对平行磁化方向)。在常见方法中，单元的电阻根据其内部磁化方向而改变。因此，存储单元存储是保持1还是保持0可通过在单元上施加电压并感测流过单元的电流值(或驱动电流流过单元并感测跨单元的电压值)来确定。图2a的实施例示出用于存储器切片的写入电路(即，出于简明起见，未示出数据读取感测电路)。如图2a中所示，切片包括M个存储单元202_0至202_M-1。位线是差分的，因为存在携带相反极性的数据值的一对位线203_1、203_2。如将在下文描述中变得清楚的，写入存储单元的是“1”还是“0”取决于被驱动流过存储单元的电流的方向。在其中1将被写入特定存储单元的情形中，最初，该存储单元的字线(WL)被激活，这进而导通存储单元的相应存取晶体管。其他存储单元的字线未被激活，这使其相应存取晶体管保持截止。两组传输门也被启用。对应于“1”的电压水平随后被施加到Wrdata输入207并且Wrdata使能线208被激活。作为响应，所述DRVR_1和Q2晶体管导通而DRVR_2和Q1晶体管截止，这进而在Wrdata或“SL”位线203_1上呈现“1”电压水平,并在/Wrdata或“BL”位线203_2上呈现“0”电压水平。基于这些电压设定，电流垂直上升(如图2a所示)流过存储单元。相比之下，在其中0将被写入特定存储单元的情形中，最初，存储单元的字线被激活，这导通存储单元的相应存取晶体管。对应于“0”的电压水平随后被施加到Wrdata输入207并且Wrdata使能线208被激活。作为响应，DRVR_2和Q1晶体管导通而DRVR_1和Q2晶体管截止，这进而在BL位线203_2上呈现“1”电压水平,并且在SL位线203_1上呈现“0”电压水平。”基于这些电压设定，电流被驱动“向下”垂直(如图2a所示)流过存储单元。图2a的切片的操作带来的问题是被称为“回跳”的现象，在“回跳”现象中，存储单元将保存一数据值，该数据值与旨在被写入存储单元的数据值相反。已知两种不同类型的回跳。以下将参照图2b和图2c连续讨论两种类型。图2b示出第一类型的回跳问题，其中同样的数据被重写，但存储单元保持相反值。如图2b(i)中所示，“1”正在被写入已存储“1”的存储单元(其内部磁化方向是反平行的)。然而，在大量重写活动的情形中，如图2b(ii)中所示，存储单元内部的磁化方向非期望地“翻转”到平行状态而非保持反平行状态。因此，存储单元保持“0”而非所希望的值“1”。相反错误也可发生其中“0”被重写入已保持“0”的具有平行磁化方向的单元的情形中。图2c示出第二类型的回跳问题，其中数据的改变是所希望的，但是存数单元保持其原始值。如图2c(i)中所示，存储单元保存“0”，具有内部的平行磁化方向，并且“1”正通过从SL位线被驱动到BL位线的电流而被写入存储单元。如图2c(ii)中所看到的，存储单元立刻作出响应并且翻转到反平行“1”状态。然而再次地，如果写入活动由于被施加过长的时段和/或具有过大的电流幅度而过强，则存储单元可能“翻转回”其原始值，如图2c(iii)中所看到的，其中在存储单元中将观测到原始平行“0”。相应事件可出现在其中当存储单元保存“1”时“0”被写入过重的情形中。注意，在图2b和2c中，“固定”磁性方向层被绑定至BL侧并指向右边。在其他各实施例中，“固定”磁性方向层可被绑定至SL侧和/或指向左边。值得一提的是，作为制造公差的结果，不同的存储单元将在不同的情形下展现出回跳。即，存在被制造成同一存储器的许多存储单元的各种特征和特性的某种伸展或分布。结果，如果第一存储单元可能因特定电流量和/或所施加的驱动电流时间而展现回跳，则相同存储器的另一存储单元可能不会展现回跳。此外，将值正确写入到存储单元所需的驱动电流的量(在电流幅度和/或所施加的时间量方面)也可能随不同单元而不同。例如，较弱的驱动电流可能足以使第一存储单元从第一值“翻转”到第二值，但是可能不足以使第二存储单元从第一值“翻转”到第二值。图3示出旨在避免以上关于图2b和图2c所讨论的两种回跳机制的写入方法。2.回顾图1的讨论：当字被写入存储器时，每个切片中的特定(例如，相同位置的)存储单元被写入。以上关于图2b和2c的讨论指示，当相同的数据被重写入存储单元或当不同数据被写入存储单元时，回跳可能发生。因此，在标称存储器写入的情形中，每个存储单元具有展现出回跳的倾向，无论是驻留在相关单元中的字还是将被写入这些相同单元的字。图3的方法试图消除源自写入过程的潜在的两种类型的回跳。参考图3的方法，最初，写入电流被设置为某一最小值301。此处，最小写入电流可通过最小化写入电流幅度和/或最小化写入电流时间来确定。根据一个实施例，最小写入电流被设置为一水平，例如，根据源自许多存储单元的统计分析，该水平应被可设置为存储单元的某一近似百分比(例如，存储单元的50％应被设置，存储单元的75％应被设置等等)。在写入电流被设置为最小值后，存在于存储器中的待决写入地址所标定的数据字被从存储器中读出302。然后对照将被写入存储器中的数据字来按位比较从存储器读取的数据字303。在当前存在于存储器中的值本文档来自技高网...

【技术保护点】
一种装置，包括：具有电阻性存储单元的半导体芯片存储器阵列；比较器，所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字，所述写入操作将把所述第一字写入所述阵列；以及用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路。

【技术特征摘要】
【国外来华专利技术】2015.06.26 US 14/751,8011.一种装置，包括：具有电阻性存储单元的半导体芯片存储器阵列；比较器，所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字，所述写入操作将把所述第一字写入所述阵列；以及用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路。2.如权利要求1所述的装置，进一步包括用于随每次连续迭代增加写入电流幅度的电路。3.如权利要求2所述的装置，进一步包括具有用于驱动位线的多个晶体管的写入电路，其中，随着每次连续迭代，被激活的所述晶体管的数量增加。4.如权利要求1所述的装置，进一步包括用于随每次连续迭代增加施加写入电流的时间量的电路。5.如权利要求3所述的装置，其中所述电路包含用于计算时钟周期的计数器。6.如权利要求1所述的装置，进一步包括用于增加写入电流幅度的第一电路和用于增加施加写入电流的时间量的第二电路，其中写入电流幅度和施加写入电流的时间量中的一者或两者随每次连续迭代增加。7.如权利要求6所述的装置，其中写入电流幅度和施加写入电流的时间量两者随每次连续迭代增加。8.一种装置，包括：具有电阻性存储单元的半导体芯片存储器阵列；比较器，所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字，所述写入操作将把所述第一字写入所述阵列；以及用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路，其中，用于每次连续迭代的写入电流强度是基于被预期将通过所施加的写入电流强度来设置的存储单元的百分比。9.如权利要求8所述的装置，进一步包括用于随每次连续...

【专利技术属性】
技术研发人员：C·奥古斯丁，S·富岛，W·吴，SL·陆，J·W·茨陈兹，G·帕纳古普洛斯，H·纳诶米，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US