源极线布局与磁隧道结（MTJ）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻制造技术

公开了磁隧道结(MTJ)存储器位单元，其将源极线布局与存取晶体管节点尺寸解耦，以促进减小的接触电阻。在一个示例中，提供了MTJ存储器位单元(500B)，其包括源极板(508)，该源极板设置在用于存取晶体管(512)的源极节点(S)的源极接触件(502)上方并与该源极接触件接触。源极线(516)设置在源极板上方并与源极板接触以将源极线电连接到源极节点。源极板允许将源极线提供于比存取晶体管的源极接触件和漏极接触件更高的金属层级中，使得源极线不与源极接触件物理接触(即，解耦)。这允许源极线和漏极列之间的间距从源极节点和漏极节点的宽度被释放而不必增加接触电阻。

Decoupling of the source line layout with the access transistor contact arrangement in the magnetic tunnel junction (MTJ) memory bit unit to promote reduced contact resistance

The magnetic tunneling junction (MTJ) memory bit unit is disclosed, which decouple the source line layout with the access transistor node size to promote reduced contact resistance. In one example, the MTJ memory bit unit (500B) is provided, which includes the source plate (508), which is located above the source contact (502) for accessing the source node (S) of the transistor (512) and contacts with the source contact. The source pole line (516) is set above the source plate and contacted with the source plate to connect the source wire to the source node. The source plate allows the source line to be provided to the higher metal level than the source contacts and drain contacts of the access transistor, so that the source line is not physically contacted with the source contacts (i.e., decoupling). This allows the spacing between the source and drain lines to be released from the width of the source node and the drain node without increasing the contact resistance.

【技术实现步骤摘要】
【国外来华专利技术】源极线布局与磁隧道结（MTJ）存储器位单元中的存取晶体管接触布置的解耦以促进减小的接触电阻相关申请的交叉引用本申请要求于2015年4月27日提交的题为“MAGNETICTUNNELJUNCTION(MTJ)MEMORYBITCELLSEMPLOYINGANELONGATEDACTIVELAYERCONTACTPAD(S)FORREDUCEDCONTACTRESISTANCE”的美国临时专利申请序列号62/153,467的优先权，其全部内容通过引用并入本文。本申请还要求于2015年9月22日提交的题为“DECOUPLINGOFSOURCELINELAYOUTFROMACCESSTRANSISTORCONTACTPLACEMENTINAMAGNETICTUNNELJUNCTION(MTJ)MEMORYBITCELLTOFACILITATEREDUCEDCONTACTRESISTANCE”的美国专利申请序列号14/860,931的优先权，其全部内容通过引用并入本文。
本公开的技术一般涉及磁隧道结(MTJ)，更具体地涉及磁随机存取存储器(MRAM)位单元中被采用来提供MRAM的MTJ。
技术介绍
在电子设备中的集成电路(IC)中使用半导体存储器件以提供数据存储。半导体存储器件的一个示例是磁随机存取存储器(MRAM)。MRAM是在其中通过将磁隧道结(MTJ)编程为MRAM位单元的一部分来存储数据的非易失性存储器。MRAM的一个优点是：即使关闭电源，MRAM位单元中的MTJ也可以保持所存储的信息。这是因为数据不是作为电荷或电流而是作为小的磁元件而被存储在MTJ中。在这方面，MTJ包括设置在固定或钉扎铁磁层(“钉扎层”)上方的自由铁磁层(“自由层”)。自由层和钉扎层由具有平面内磁各向异性以形成平面内MTJ的或者具有垂直磁各向异性(即，磁化方向垂直于层平面)以形成垂直的MTJ(pMTJ)的铁磁材料形成。自由层和钉扎层被由薄的非磁电介质层形成的隧道结或势垒隔开。可以改变自由层的磁取向，但钉扎层的磁取向保持固定或“钉扎”。数据可以根据自由层和钉扎层之间的磁取向而被存储在MTJ中。当自由层和钉扎层的磁取向彼此反向平行(AP)时，存在第一存储器状态(例如，逻辑“1”)。当自由层和钉扎层的磁取向彼此平行(P)时，存在第二存储器状态。可以通过感测当电流流过MTJ时的电阻来感测自由层和钉扎层的磁取向以读取存储在MTJ中的数据。也可以通过施加磁场以将自由层的磁取向相对于钉扎层改变为P或AP磁取向，从而将数据写入并存储在MTJ中。MTJ器件的最新发展涉及自旋转移矩(STT)-MRAM器件。在STT-MRAM器件中，电子的自旋极化，而不是局部磁场，被用于对存储在MTJ中的状态(即，“0”或“1”)进行编程。在这方面，图1图示出了STT-MTJ100。STT-MTJ100被提供为MTJ存储器位单元102的一部分以存储非易失性数据。提供金属氧化物半导体(MOS)(通常为n型MOS，即NMOS)存取晶体管104以控制对STT-MTJ100的读取和写入。存取晶体管104的漏极节点(D)耦合到STT-MTJ100的底部电极106，底部电极106耦合到钉扎层108。字线(WL)耦合到存取晶体管104的栅极节点(G)。存取晶体管104的源极节点(S)通过源极线(SL)耦合到电压源(VS)。电压源(VS)在源极线(SL)上提供电压(VSL)。位线(BL)耦合到STT-MTJ100的顶部电极110，顶部电极110耦合到自由层112。钉扎层108和自由层112由隧道势垒114隔开。继续参考图1，当向STT-MTJ100写入数据时，通过激活字线(WL)来激活存取晶体管104的栅极节点(G)。在位线(BL)上的电压(VBL)与源极线(SL)上的电压(VSL)之间施加电压差。结果，在存取晶体管104的漏极节点(D)和源极节点(S)之间生成写入电流(I)。如果图1中的STT-MTJ100的磁取向从AP改变为P，则生成从顶部电极110流到底部电极106的写入电流(IAP-P)。这在自由层112处引起自旋转移矩(STT)，以将自由层112的磁取向相对于固定层108改变为P。如果将磁取向从P改变为AP，则产生从底部电极106流到顶部电极110的电流(IP-AP)，其在自由层112处引起STT，以将自由层112的磁取向相对于固定层108改变为AP。继续参考图1，作为示例，在MTJ存储器位单元102的位线(BL)和源极线(SL)之间生成的所需的写入电流(I)可以是五十(50)到一百(100)微安(μA)。由于制造过程允许节点在尺寸上进一步缩小以减小针对给定芯片或封装尺寸的面积，所以金属互连电阻由于可用于芯片中的金属互连的横截面积的减小而增加。因此，例如，如果在给定芯片或封装中，随着节点尺寸缩小，图1中的MTJ存储器位单元102的尺寸被维持，则在STT-MTJ100上生成的写入电流(I)的量将由于对于给定电压源(VS)电平的位线(BL)和源极线(SL)中的电阻增加而下降(即，写入电流(I)＝(VSL-VBL)/电阻)。因此，写入电流(I)裕量减小，这可导致MTJ存储器位单元102的写入性能降低以及产出损失。为了解决由于节点尺寸缩小而在MTJ存储器位单元102中的增加的电阻的问题，可以增加由电压源(VS)供应的电压(VSL)，来将写入电流(I)维持到在MTJ存储器位单元102中执行写入操作所必要的所需电流电平。然而，增加电压源(VS)的电压(VSL)增加了功耗，这可能是不期望的。此外，在许多芯片设计中，不可能增加电压源(VS)的电压(VSL)，因为电压源(VS)根据一般的半导体技术缩放而减小，以便例如维持栅极电介质完整性并减小芯片的总体功耗。
技术实现思路
本公开的各方面涉及源极线布局与磁隧道结(MTJ)存储器位单元中的存取晶体管接触布置的解耦，以促进减小的接触电阻。还公开了相关的方法和系统。随着用于MTJ存储器位单元的特征尺寸缩小，MTJ存储器位单元中的存取晶体管的宽度缩小。因此，在用于存取晶体管的源极接触件和漏极接触件之间的距离也被减小，因为通常希望将源极接触件和漏极接触件分别居中在存取晶体管的有源区域，以使接触电阻和接触电阻变化最小化。然而，由于制造工艺的限制，分别与源极接触件和漏极接触件接触以提供源极线和漏极列的金属线之间的间距可能不能被减小。因此，为了避免在MTJ存储器位单元布局中使形成源极线并且包括在漏极列中的金属线与存取晶体管的源极接触件和漏极接触件的接触偏斜，本文所公开的各方面包括MTJ存储器位单元，其包括源极板，所述源极板被设置在源极接触件上方并与源极接触件接触。源极线被设置在源极板上方并与源极板电接触以将源极线电连接到源极节点。源极板允许将源极线提供在比MTJ存储器位单元中的存取晶体管的源极接触件和漏极接触件更高的金属层级中，使得源极线不与源极接触件的布局物理接触或与源极接触件的布局解耦。这允许源极线和漏极列之间的间距不必随着存取晶体管的减小而相应地减小，那样的减小否则会导致偏斜的接触和接触电阻的增加。此外，作为一个非限制性示例，源极接触件和漏极接触件的尺寸可以是长形的，以进一步减小接触电阻，从而作为结果，避免降低的写入性能和增加的产出损失。在这方本文档来自技高网...

【技术保护点】
一种在集成电路(IC)中的磁隧道结(MTJ)存储器位单元，包括：有源半导体层，所述有源半导体层包括存取晶体管，所述存取晶体管包括源极节点、漏极节点和栅极节点；漏极接触件，所述漏极接触件被设置在所述漏极节点上方并与所述漏极节点接触；源极接触件，所述源极接触件被设置在所述源极节点上方并与所述源极节点接触；漏极列，所述漏极列包括被设置在所述漏极接触件上方并与所述漏极接触件接触的漏极板；MTJ，所述MTJ被设置在所述有源半导体层上方，与所述漏极列电接触；源极板，所述源极板被设置在所述源极接触件上方并与所述源极接触件接触；和源极线，所述源极线被设置在所述源极板上方并与所述源极板电接触，以将所述源极线电连接到所述源极节点。

【技术特征摘要】
【国外来华专利技术】2015.04.27 US 62/153,467;2015.09.22 US 14/860,9311.一种在集成电路(IC)中的磁隧道结(MTJ)存储器位单元，包括：有源半导体层，所述有源半导体层包括存取晶体管，所述存取晶体管包括源极节点、漏极节点和栅极节点；漏极接触件，所述漏极接触件被设置在所述漏极节点上方并与所述漏极节点接触；源极接触件，所述源极接触件被设置在所述源极节点上方并与所述源极节点接触；漏极列，所述漏极列包括被设置在所述漏极接触件上方并与所述漏极接触件接触的漏极板；MTJ，所述MTJ被设置在所述有源半导体层上方，与所述漏极列电接触；源极板，所述源极板被设置在所述源极接触件上方并与所述源极接触件接触；和源极线，所述源极线被设置在所述源极板上方并与所述源极板电接触，以将所述源极线电连接到所述源极节点。2.根据权利要求1所述的MTJ存储器位单元，其中，所述源极线不与所述源极接触件物理接触。3.根据权利要求1所述的MTJ存储器位单元，还包括接触层，所述接触层包括所述源极接触件、所述漏极接触件、所述源极板和所述漏极板，其中所述源极线未被设置在所述接触层中。4.根据权利要求1所述的MTJ存储器位单元，还包括第一金属层，所述第一金属层包括所述源极板和所述漏极板，其中所述源极线未被设置在所述第一金属层中。5.根据权利要求1所述的MTJ存储器位单元，其中，所述源极板和所述漏极板沿着所述有源半导体层的宽度轴而对准。6.根据权利要求1所述的MTJ存储器位单元，其中，所述源极板包括源极金属板。7.根据权利要求6所述的MTJ存储器位单元，其中，所述源极板包括被设置在金属层中的金属线，所述金属层被设置在所述源极接触件上方。8.根据权利要求7所述的MTJ存储器位单元，其中，所述金属层由金属1(M1)层构成。9.根据权利要求1所述的MTJ存储器位单元，其中，所述源极板包括被设置在所述源极接触件上方并与所述源极接触件接触的过孔。10.根据权利要求1所述的MTJ存储器位单元，其中，所述源极接触件由长形源极接触件构成。11.根据权利要求10所述的MTJ存储器位单元，其中，所述长形源极接触件是矩形形状。12.根据权利要求1所述的MTJ存储器位单元，其中，所述漏极接触件由长形漏极接触件构成。13.根据权利要求12所述的MTJ存储器位单元，其中，所述长形漏极接触件是矩形形状。14.根据权利要求1所述的MTJ存储器位单元，包括一晶体管、一MTJ(1T-1MTJ)存储器位单元。15.根据权利要求1所述的MTJ存储器位单元，其中，所述有源半导体层还包括第二存取晶体管，所述第二存取晶体管包括第二源极节点、所述漏极节点和第二栅极节点；和还包括：第二源极接触件，所述第二源极接触件被设置在所述第二源极节点上方并与所述第二源极节点接触；第二源极板，所述第二源极板被设置在所述第二源极接触件上方并与所述第二源极接触件接触；和所述源极线被设置在所述源极板和所述第二源极板上方并与所述源极板和所述第二源极板电接触，以将所述源极线电连接到所述源极节点和所述第二源极节点。16.根据权利要求1所述的MTJ存储器位单元，其被设置在磁随机存取存储器(MRAM)阵列中，所述磁随机存取存储器(MRAM)阵列被设置在基于处理器的系统中。17.根据权利要求16所述的MTJ存储器位单元，其中，所述基于处理器的系统被设置在基于中央处理单元(CPU)的片上系统(SoC)中。18.根据权利要求1所述的MTJ存储器位单元，其被集成...

【专利技术属性】
技术研发人员：朱小春，鲁宇，朴禅度，康相赫，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US