半导体结构和其制造方法技术

本揭露涉及一种半导体结构和其制造方法。本揭露提供一种半导体装置。半导体封装装置包含具有第一表面的第一半导体裸片。所述半导体封装装置还包含环绕所述第一半导体裸片的介电材料，其中所述介电材料包括与所述第一表面基本上齐平的表面。所述半导体封装装置另包含覆盖层，覆盖所述第一半导体裸片的所述第一表面与所述介电材料的所述表面。所述覆盖层与切割胶带之间的粘着性小于所述介电材料与所述切割胶带之间的粘着性。

【技术实现步骤摘要】
半导体结构和其制造方法
本揭露涉及一种半导体结构和其制造方法。
技术介绍
集成电路(integratedcircuit，IC)发展的显著趋势是缩小IC组件的尺寸。这些集成改良本质上是二维的(2D)，其中IC形成且互连于半导体晶片的表面上。虽然光刻的显著改良对于2DIC形成有较大的影响，然而在二维中所能达成的密度仍有物理限制。同样地，当在一芯片中放入更多装置时，需要更复杂的设计与更高的成本。在尝试进一步增加电路密度的过程中，已发展三维(3D)IC。例如，堆叠两个裸片；以及在各裸片之间形成电连接。而后，所述堆叠的裸片通过使用线接合和/或传导垫而接合到载体衬底。在另一范例中，发展衬底上覆晶片-晶片上覆芯片(chip-on-wafer-on-substrate，CoWoS)的技术，其中裸片电连接到晶片衬底，而后经由传导凸块而与另一衬底进行接合操作。
技术实现思路
本揭露的一些实施例提供一种半导体封装装置，包括第一半导体裸片，包括第一表面；介电层，环绕所述第一半导体裸片，所述介电材料包括与所述第一表面基本上齐平的表面；以及覆盖层，覆盖所述第一半导体裸片的所述第一表面与所述介电材料的所述表面，其中所本文档来自技高网...

【技术保护点】
一种半导体封装装置，包括：第一半导体裸片，包括第一表面；介电层，环绕所述第一半导体裸片，所述介电材料包括与所述第一表面基本上齐平的表面；以及覆盖层，覆盖所述第一半导体裸片的所述第一表面与所述介电材料的所述表面，其中所述覆盖层与切割胶带之间的粘着性小于所述介电材料与所述切割胶带之间的粘着性。

【技术特征摘要】
2016.06.30 US 62/356,853;2016.09.02 US 15/255,5391.一种半导体封装装置，包括：第一半导体裸片，包...

【专利技术属性】
技术研发人员：陈衿良，游济阳，何冠霖，梁裕民，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71