半导体装置、电子控制系统和评估电子控制系统的方法制造方法及图纸

本发明专利技术涉及一种半导体装置、电子控制系统和评估电子控制系统的方法。为了在不向逻辑电路添加新电路的情况下在逻辑电路中生成虚假故障，半导体装置包括多个测试点，其包括测试点触发器，以当触发器保持预定值时将逻辑电路内的目标节点固定到预定逻辑电平。通过顺序耦合多个测试点触发器来配置扫描链。在逻辑电路的正常操作期间，故障注入电路通过生成故障数据并将所生成的故障数据通过扫描链的扫入节点设定到扫描链，将故障注入目标节点。

Semiconductor devices, electronic control systems and methods for evaluating electronic control systems

The invention relates to a semiconductor device, an electronic control system and a method for evaluating an electronic control system. In order to add a new circuit to the logic circuit in the case of logic circuit generates false fault, the semiconductor device includes a plurality of test points, including test points to trigger trigger when a predetermined value will keep the target node within the fixed logic circuit to a predetermined logic level. The scan chain is configured by sequential coupling of multiple test point flip-flops. During the normal operation of logic circuits, the fault injection circuit is generated by generating fault data and the generated fault data is scanned to the scan chain through the scan chain, and the fault is injected into the target node.

【技术实现步骤摘要】
半导体装置、电子控制系统和评估电子控制系统的方法相关申请的交叉引用包括说明书、附图和摘要的在2016年5月30日提交的日本专利申请No.2016-107451的公开内容通过引用整体并入本文。
技术介绍
本专利技术涉及一种半导体装置、电子控制系统和用于评估电子控制系统的方法。例如，本专利技术涉及功能安全应用于的半导体装置以及包括所述半导体装置的系统。例如，专利文献1(日本未经审查的专利申请公开号平1(1989)-169640)公开了一种在信息处理装置中生成虚假故障的方法。更具体地，在信息处理装置的正常操作期间，扫描控制单元强制扫描信息处理装置内的特定扫描触发器中的预定数据。此时，地址比较电路通过检测微指令地址寄存器的值与预定地址相匹配来确定扫入操作的定时。然后，解码器电路对预定的扫描地址进行解码以识别作为扫入目标的扫描触发器。
技术实现思路
例如，随着作为车辆功能安全标准的ISO26262的出现，越来越多的半导体装置配备有用于检测自身故障的自诊断电路。配置有这样的半导体装置的系统例如被配置为：响应于由自诊断电路检测到故障，根据故障类型或其它信息，通过执行各种安全动作来避免其中出现严重问题的情况。然而，通常，在半导体装置中实际发生故障之前，不能进行对自诊断电路是否正常操作的验证(换句话说，是否检测到故障的验证)。因此，难以在系统开发中进行操作，诸如例如，针对功能安全对系统上的软件进行调试以及功能安全是否正常工作的验证。因此，例如，可以使用专利文献1中描述的方法来强制地在半导体装置中生成虚假故障。然而，在这种方法中，有必要将用于接受强制扫入操作的电路单独地添加到包括在各种逻辑电路中的扫描触发器中的每一个。以这种方式，向逻辑电路添加新电路可能导致需要重新启动布局设计和各种设计验证过程。在考虑到这些情况做出以下实施例时，从下面的描述和附图中，本专利技术的其它目的和新颖特征将变得显而易见。根据实施例的半导体装置由单个半导体芯片构成。半导体装置包括具有预定功能的逻辑电路、多个测试点、第一扫描链、和故障注入电路。测试点中的每一个都包括测试点触发器。当触发器具有第一值时，测试点将逻辑电路的目标节点固定到预定的逻辑电平。通过顺序耦合多个测试点触发器来配置第一扫描链。通过生成故障数据并将生成的故障数据通过第一扫描链的扫入节点设定到第一扫描链，在逻辑电路的正常操作期间，故障注入电路将故障注入目标节点。根据上述实施例，可以在不向逻辑电路添加新电路的情况下在逻辑电路中生成虚假故障。附图说明图1是示出根据本专利技术的第一实施例的半导体装置中的主要部分的概略配置示例的电路框图。图2是示出图1中的故障注入电路的概略配置示例的电路框图；图3是示出图1中的测试点的配置示例的电路图；图4是示出与图3所示的配置不同的测试点的配置示例的电路图；图5是图示图1的半导体装置的操作的示例的流程图；图6是示出图1的半导体装置的内部波形的示例的波形图，其是图5的补充；图7是示出根据本专利技术的第二实施例的半导体装置中的主要部分的概略配置示例的电路框图；图8是示出图7中的故障注入电路的概略配置示例的电路框图；图9是图示图7的半导体装置的操作的示例的流程图；图10是图示图7的半导体装置的内部波形的示例的波形图，其是图9的补充；图11是示出根据本专利技术的第三实施例的半导体装置中的主要部分的概略配置示例的电路框图；图12是示出图11的故障注入电路的概略配置示例的电路框图；图13是示出图11的半导体装置的操作中的内部波形的示例的波形图；图14是示出根据本专利技术的第四实施例的电子控制系统应用于的车辆装置的概略配置示例的图；图15是示出图14的电子控制系统中的半导体装置的详细配置示例的电路框图；和图16是图示根据本专利技术的第四实施例的电子控制系统中的评估方法的示例的流程图。具体实施方式在下面描述的实施例中，为了方便起见，当需要时，本专利技术的详细描述将被分成多个部分或实施例。然而，除非另有说明，否则这些部分或实施例并非彼此不相关，并且其中一个作为另一个的全部或部分的变型、详细描述或补充说明。此外，在下述实施方式中，当引用元件的数量(包括件数、数值、量、范围等)时，除非另有说明，元件的数量不限于特定数量，或者是原则上明确限于具体数量。元素的数量可以大于或小于指定的数量。此外，在下面描述的实施例中，不言而喻，除非另有说明，或除非原则上应该明确地需要它们，否则部件(包括操作步骤等)不一定是必需的。类似地，在下面描述的实施例中，当参考形状、位置关系或部件的其它特性时，包括与形状或其它特性基本接近或相似的那些，除非另有说明，或者除非原则上它们被清楚地视为不是如此。元素的数量和范围也是如此。在下文中，将参照附图详细描述本专利技术的优选实施例。注意，在用于描述实施例的所有附图中，相同的部分基本上由相同的附图标记表示，并且将省略其重复的描述。第一实施例<半导体装置配置>图1是示出根据本专利技术的第一实施例的半导体装置中的主要部分的概略配置示例的电路框图。半导体装置DEV包括单个半导体芯片，包括具有预定功能的逻辑电路LGC、批量生产测试图案生成电路TPG、扫描链(在本说明书中称为TP链)SC1、故障注入电路ERINC1和选择电路SEL1。逻辑电路LGC通过在保持多个触发器FF1至FFn中的值的同时执行正常操作来实现预定功能。逻辑电路LGC具有通过顺序组合触发器FF1至FFn而配置的扫描链(在本说明书中称为FF链)SC2，作为测试设计(DFT)功能之一。FF链SC2设有扫入节点SI2和扫出节点SO2。在本说明书中，触发器FF1至FFn统称为触发器FF。TP链SC1包括多个测试点TP1至TPm。在本说明书中，将试验点TP1至TPm统称为试验点TP。虽然稍后将描述细节，但是测试点TP包括测试点触发器。当测试点触发器保持预定值时，测试点TP将逻辑电路LGC内的目标节点固定到预定逻辑电平(“0”或“1”电平)。通过顺序组合包含在测试点TP1至TPm中的每一个中的测试点触发器来配置TP链SC1。TP链SC1设有扫入节点SI1和扫出节点SO1。通常，作为另一个DFT功能，包括逻辑电路LGC的半导体装置DEV具有插入多个测试点TP的称为测试点插入(TPI)的功能。测试点TP可以由DFT工具自动生成，或者可以由电路设计者或其他人任意插入。通常提供测试点TP以添加半导体装置DEV的批量生产中逻辑电路LGC的故障检测率。在半导体装置DEV(逻辑电路LGC)的正常操作中，绝不使用测试点TP。批量生产测试图案生成电路TPG生成用于批量生产TPATa和TPATb的测试图案。批量生产测试图案生成电路TPG通过向FF链SC2的扫入节点SI2输出批量生产测试图案TPATa，并通过向TP链SC1的扫入节点SI1输出批量生产测试图案TPATb，执行逻辑电路LGC的扫描测试。通常，批量生产测试图案生成电路TPG包括用于压缩扫描测试的各种电路，或包括用于逻辑内置自测(BIST)的各种电路等。作为典型的扫描测试方法，批量生产测试图案生成电路TPG通过将批量生产测试图案TPATb设定到TP链SC1来将逻辑电路LGC的目标节点固定到预定逻辑电平。在这种状态下，批量生产测试图案生成电路TPG扫描FF链SC2中的批量生产测试图案TPATa。接下来，批量生产测本文档来自技高网...

【技术保护点】
一种半导体装置，所述半导体装置由单个半导体芯片构成，所述半导体装置包括：逻辑电路，所述逻辑电路具有预定功能；多个测试点，所述测试点包括测试点触发器，并且当所述测试点触发器保持第一值时，所述测试点将所述逻辑电路内的目标节点固定到预定逻辑电平；第一扫描链，所述第一扫描链是通过将所述测试点触发器中的每一个测试点触发器顺序耦合来配置的；以及故障注入电路，所述故障注入电路通过生成故障数据并且将所述故障数据通过所述第一扫描链的扫入节点设定到所述第一扫描链，在所述逻辑电路的正常操作期间将故障注入到所述逻辑电路内的所述目标节点。

【技术特征摘要】
2016.05.30 JP 2016-1074511.一种半导体装置，所述半导体装置由单个半导体芯片构成，所述半导体装置包括：逻辑电路，所述逻辑电路具有预定功能；多个测试点，所述测试点包括测试点触发器，并且当所述测试点触发器保持第一值时，所述测试点将所述逻辑电路内的目标节点固定到预定逻辑电平；第一扫描链，所述第一扫描链是通过将所述测试点触发器中的每一个测试点触发器顺序耦合来配置的；以及故障注入电路，所述故障注入电路通过生成故障数据并且将所述故障数据通过所述第一扫描链的扫入节点设定到所述第一扫描链，在所述逻辑电路的正常操作期间将故障注入到所述逻辑电路内的所述目标节点。2.根据权利要求1所述的半导体装置，其中，所述逻辑电路使用保持在多个触发器中的值来执行所述正常操作，并且其中，所述半导体装置包括通过顺序耦合所述触发器来配置的第二扫描链。3.根据权利要求2所述的半导体装置，其中，将所述故障数据，或用于执行所述逻辑电路的扫描测试的批量生产测试图案，输入到所述第一扫描链的所述扫入节点。4.根据权利要求3所述的半导体装置，其中，所述半导体装置包括第一选择电路，当所述故障数据被输入到第一输入节点并且所述批量生产测试图案被输入到第二输入节点时，所述第一选择电路选择所述第一输入节点或所述第二输入节点以耦合到所述扫入节点，并且其中，所述故障注入电路控制所述第一选择电路以选择所述第一输入节点。5.根据权利要求4所述的半导体装置，其中，所述半导体装置包括批量生产测试图案生成电路，所述批量生产测试图案生成电路通过生成所述批量生产测试图案、将所述批量生产测试图案的一部分输出到所述第一扫描链的所述扫入节点、并且将所述批量生产测试图案的另一部分输出到所述第二扫描链的所述扫入节点，来执行所述逻辑电路的所述扫描测试。6.根据权利要求1所述的半导体装置，其中，所述故障注入电路生成所述故障数据，使得所述测试点触发器中的一个测试点触发器保持所述第一值。7.根据权利要求6所述的半导体装置，其中，所述故障注入电路包括控制电路，所述控制电路根据所述设定，来确定将所述故障注入到所述逻辑电路内的所述目标节点的时段。8.根据权利要求4所述的半导体装置，其中，所述半导体装置包括第二选择电路，当来自所述故障注入电路的所述故障数据被输入到第三输入节点并且所述第一扫描链的扫出节点被耦合到第四输入节点时，所述第二选择电路选择所述第三输入节点或所述第四输入节点以耦合到所述第一输入节点。9.根据权利要求8所述的半导体装置，其中，所述故障注入电路执行以下处理：生成所述故障数据，使得通过控制所述第二选择电路选择所述第三输入节点，所述测试点触发器中的一个测试点触发器保持所述第一值；以及通过控制所述第二选择电路选择所述第四输入节点，并且通过在通过移位所述第一扫描链进行扫描的同时允许保持所述第一值的所述测试点触发器进行循环，在改变所述逻辑电路内的所述目标节点的同时注入所述故障。10.根据权利要求9所述的半导体装置，其中，所述故障注入电路包括控制电路，所述控制电路根据所述设定，来确定在改变所述逻辑电路内的所述目标节点的同时的所述故障注入中注入所述故障的时段，以及注入所述故障的间隔。11.一种电子控制系统，所述电子控制系统配备有由单个半导体芯片构成的半导体装置，以在所述半导体装置中发生故障的事件中执行与功能安全相关联的预定操作，其中，所述半...

【专利技术属性】
技术研发人员：前田洋一，松岛润，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP