用于具有静电放电保护的MOSFET的方法、装置及系统制造方法及图纸

本发明专利技术涉及用于具有静电放电保护的MOSFET的方法、装置及系统，其方法、装置及系统涉及抗静电放电的MOSFET，尤其涉及半导体装置。该半导体装置包括：包括栅极、源极及漏极的场效应晶体管(FET)，该栅极、源极及漏极全部沿第一方向彼此平行延伸；至少一个源极静电放电(ESD)保护电路；源极端子，设于该至少一个源极静电放电保护电路上方并与其电性接触，其中，该源极端子沿该第一方向延伸；至少一个漏极静电放电保护电路；以及漏极端子，设于该至少一个漏极静电放电保护电路上方并与其电性接触，其中，该漏极端子沿该第一方向延伸。

Method, device and system for MOSFET with electrostatic discharge protection

The invention relates to a method, a device and a system for MOSFET with electrostatic discharge protection, wherein the method, the device and the system relate to the antistatic discharge MOSFET, in particular to the semiconductor device. The semiconductor device includes: including a gate electrode, a source electrode and a drain electrode of the field-effect transistor (FET), the gate, source and drain all along the first direction extending parallel to each other; at least one source of electrostatic discharge (ESD) protection circuit; a source terminal and is arranged in the at least one source of electrostatic discharge protection the top circuit and electrically contact the source terminal, which extends along the first direction; at least one drain ESD protection circuit; and a drain terminal is arranged in the at least one drain above the electrostatic discharge protection circuit and electrically contact it, the drain terminal along the first direction extension.

【技术实现步骤摘要】
用于具有静电放电保护的MOSFET的方法、装置及系统
本揭露通常涉及先进半导体装置的制造，尤其涉及有关具有静电放电(electrostaticdischarge；ESD)保护的金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor；MOSFET)的各种方法、结构以及系统。
技术介绍
半导体装置的制造需要若干独立的制程步骤以自半导体原材料创建封装半导体装置。从半导体材料的初始生长、将半导体晶体切片成独立晶圆、制造阶段(蚀刻、掺杂、离子注入等)直至封装、以及已完成装置的最终测试的各种制程彼此如此不同而特别，以致该些制程可能执行于包含不同控制方案的不同制造位置。一般来说，通过使用半导体制造工具例如曝光工具或步进机，在一组半导体晶圆上(有时被称为一个批次)执行一组制程步骤。例如，在该半导体晶圆上可执行蚀刻制程，以成形该半导体晶圆上的对象，例如多晶硅线，各该多晶硅线可充当晶体管的栅极电极。又例如，可形成多条金属线(例如铝或铜)，其充当将该半导体晶圆上的一个导电区与另一个连接的导电线。以此方式，可制造集成电路芯片。包括金属氧化物半导体场效应晶体管(MOSFET)的集成电路接收输入信号并以电压形式传递输出信号。这些装置通常以很小的装置尺寸制造，以最大限度地增加可实施于该集成电路上的电路的数量并允许该电路以高频操作而具有极小的功率需求。不过，这些装置的问题是对于施加于该集成电路的输入端子、输出端子或内部电路节点的过度电性应力所带来的损坏的敏感性。这些装置的栅极氧化物通常很薄，且即使施加电压超过较低水平也可能击穿。此类击穿可引起晶体管或其它装置的立即或快速破坏。过电压常由静电放电(ESD)形式的应力引起。为克服与静电放电事件相关的问题，已知的方法是提供保护装置，其提供快速放电节点的路径。不过，已知保护装置包括与MOSFET隔开一段横向距离设置的放电端子。因此，相邻MOSFET必须相距足够远设置，以在其之间包括放电端子。为使用已知保护装置而针对相邻MOSFET所需的宽间隔降低集成电路装置中的MOSFET的最大密度。另外，已知保护装置受限于它们可成功放电的静电放电电流的量。因此，希望具有保护装置，以保护MOSFET免受静电放电，尤其是在与现有技术相比较高的静电放电电流下，同时不降低集成电路装置中的MOSFET的最大密度。本揭露可解决和/或至少减轻上述有关现有技术的问题的其中一个或多个且/或提供上述希望特征的其中一个或多个。
技术实现思路
下面提供本专利技术的简要总结，以提供本专利技术的一些态样的基本理解。本
技术实现思路
并非详尽概述本专利技术。其并非意图识别本专利技术的关键或重要元件或划定本专利技术的范围。其唯一目的在于提供一些简化形式的概念，作为后面所讨论的更详细说明的前序。一般来说，本揭露涉及有关具有静电放电(ESD)保护的金属氧化物半导体场效应晶体管(MOSFET)的各种方法、装置及系统。在一个实施例中，本揭露提供一种半导体装置，其包括：半导体衬底：场效应晶体管(FET)，包括设于该半导体衬底上的栅极、设于该半导体衬底上或中的源极、以及设于该半导体衬底上或中的漏极，其中，该栅极、该源极以及该漏极沿第一方向彼此平行延伸；至少一个源极静电放电(ESD)保护电路；源极端子，设于该至少一个源极静电放电保护电路上方并与其电性接触，其中，该源极端子沿该第一方向延伸；至少一个漏极静电放电保护电路；以及漏极端子，设于该至少一个漏极镇流电阻器(drainballastingresistor)上方并与其电性接触，其中，该漏极端子沿该第一方向延伸。附图说明参照下面结合附图所作的说明可理解本揭露，该些附图中类似的附图标记表示类似的元件，且其中：图1A显示依据本文中的实施例的半导体装置的程式化(stylized)第一剖视图；图1B显示依据本文中的实施例与图1A相同的半导体装置的程式化第二剖视图；图1C显示依据本文中的实施例与图1A及1B相同的半导体装置的程式化平面视图；图2A显示依据本文中的实施例在第一制程阶段以后的半导体装置的程式化第一剖视图；图2B显示依据本文中的实施例与图2A相同的半导体装置的程式化第二剖视图；图2C显示依据本文中的实施例与图2A及2B相同的半导体装置的程式化平面视图；图3A显示依据本文中的实施例在第二制程阶段以后的半导体装置的程式化第一剖视图；图3B显示依据本文中的实施例与图3A相同的半导体装置的程式化第二剖视图；图3C显示依据本文中的实施例与图3A及3B相同的半导体装置的程式化平面视图；图4A显示依据本文中的实施例在第三制程阶段以后的半导体装置的程式化第一剖视图；图4B显示依据本文中的实施例与图4A相同的半导体装置的程式化第二剖视图；图4C显示依据本文中的实施例与图4A及4B相同的半导体装置的程式化平面视图；图5A显示依据本文中的实施例在第四制程阶段以后的半导体装置的程式化第一剖视图；图5B显示依据本文中的实施例与图5A相同的半导体装置的程式化第二剖视图；图5C显示依据本文中的实施例与图5A及5B相同的半导体装置的程式化平面视图；图6A显示依据本文中的实施例在第五制程阶段以后的半导体装置的程式化第一剖视图；图6B显示依据本文中的实施例与图6A相同的半导体装置的程式化第二剖视图；图6C显示依据本文中的实施例与图6A及6B相同的半导体装置的程式化平面视图；图7显示依据本文中的实施例用以制造装置的半导体装置制造系统；以及图8显示依据本文中的实施例的一种方法的流程图。尽管本文中所揭露的专利技术主题容许各种修改及替代形式，但本专利技术主题的特定实施例以示例形式显示于附图中并在本文中作详细说明。不过，应当理解，本文中有关特定实施例的说明并非意图将本专利技术限于所揭露的特定形式，相反，意图涵盖落入由所附权利要求定义的本专利技术的精神及范围内的所有修改、等同及替代。主要组件符号说明100半导体装置101第一位置102第二位置103第三位置104第四位置105场效应晶体管(FET)或垂直线106、107、108垂直线110半导体衬底112栅极113氧化物114源极116漏极120接触或源极接触130源极镇流电阻器或第一源极镇流电阻器132导电元件或第一源极导电元件134过孔或第一源极过孔140源极镇流电阻器或第二源极镇流电阻器142第二源极导电元件144第二源极过孔150源极端子或源极镇流电阻器160漏极接触170漏极镇流电阻器或第一漏极镇流电阻器172导电元件或第一漏极导电元件174过孔或第一漏极过孔180漏极镇流电阻器或第二漏极镇流电阻器182第二漏极导电元件184第二漏极过孔190漏极端子198源极静电放电保护电路199漏极静电放电保护电路700系统710半导体装置制造系统720制程控制器750传输机制800方法。具体实施方式下面说明本专利技术的各种示例实施例。出于清楚目的，不是实际实施中的全部特征都在本说明书中进行说明。当然，应当了解，在任意此类实际实施例的开发中，必须作大量的特定实施决定以实现开发者的特定目标，例如符合与系统相关及与商业相关的约束条件，该些决定将因不同实施而异。而且，应当了解，此类开发努力可能复杂而耗时，但其仍然是本领域的普通技术人员借助本揭露所执行的常规程序。现在将参照附图本文档来自技高网...

【技术保护点】
一种半导体装置，包括：半导体衬底：场效应晶体管(FET)，包括设于该半导体衬底上的栅极、设于该半导体衬底上或中的源极、以及设于该半导体衬底上或中的漏极，其中，该栅极、该源极以及该漏极沿第一方向彼此平行延伸；至少一个源极静电放电(ESD)保护电路；源极端子，设于该第一源极镇流电阻器上方并与其电性接触，其中，该源极端子沿该第一方向延伸；至少一个漏极静电放电保护电路；以及漏极端子，设于该第一漏极镇流电阻器上方并与其电性接触，其中，该漏极端子沿该第一方向延伸。

【技术特征摘要】
2016.04.21 US 15/134,9421.一种半导体装置，包括：半导体衬底：场效应晶体管(FET)，包括设于该半导体衬底上的栅极、设于该半导体衬底上或中的源极、以及设于该半导体衬底上或中的漏极，其中，该栅极、该源极以及该漏极沿第一方向彼此平行延伸；至少一个源极静电放电(ESD)保护电路；源极端子，设于该第一源极镇流电阻器上方并与其电性接触，其中，该源极端子沿该第一方向延伸；至少一个漏极静电放电保护电路；以及漏极端子，设于该第一漏极镇流电阻器上方并与其电性接触，其中，该漏极端子沿该第一方向延伸。2.如权利要求1所述的半导体装置，其中，该至少一个源极静电放电保护电路包括：源极接触，设于第一位置处的该源极上；以及第一源极镇流电阻器，包括第一源极导电元件以及第一源极过孔，其中，该第一源极导电元件设于该源极接触上并在该第一位置上方的位置与第二位置上方的位置之间沿垂直于该第一方向的第二方向延伸，其中，该第二位置位于该漏极上，以及该第一源极过孔设于该第二位置上方的位置处的该第一源极导电元件上；以及其中，该至少一个漏极静电放电保护电路包括：漏极接触，设于第三位置处的该漏极上，其中，该第三位置与该第二位置沿该第一方向处于不同的位置；第一漏极镇流电阻器，包括第一漏极导电元件以及第一漏极过孔，其中，该第一漏极导电元件设于该漏极接触上并在该第三位置上方的位置与第四位置上方的位置之间沿该第二方向延伸，其中，该第四位置位于该源极上且该第一位置与该第四位置沿该第一方向处于不同的位置，以及该第一漏极过孔设于该第四位置上方的位置处的该第一漏极导电元件上。3.如权利要求2所述的半导体装置，其中，该至少一个源极静电放电保护电路包括垂直设于该第一源极镇流电阻器上方的至少一个额外的源极镇流电阻器，其中，该源极静电放电保护电路的所有该源极镇流电阻器包括垂直弯折；以及该至少一个漏极静电放电保护电路包括垂直设于该第一漏极镇流电阻器上方的至少一个额外的漏极镇流电阻器，其中，该漏极静电放电保护电路的所有该漏极镇流电阻器包括垂直弯折。4.如权利要求3所述的半导体装置，其中，该至少一个源极静电放电保护电路包括至少三个源极镇流电阻器，且该至少一个漏极静电放电保护电路包括至少三个漏极镇流电阻器。5.如权利要求1所述的半导体装置，其中，该半导体装置包括至少两个源极静电放电保护电路以及至少两个漏极静电放电保护电路。6.如权利要求1所述的半导体装置，其中，该源极与该漏极的至少其中之一包括硅化物。7.一种方法，包括：形成场效应晶体管(FET)，该场效应晶体管包括设于半导体衬底上的栅极、设于该半导体衬底上或中的源极、以及设于该半导体衬底上或中的漏极，其中，该栅极、该源极以及该漏极沿第一方向彼此平行延伸；形成位于第一位置处的该源极上的源极接触以及位于第三位置处的该漏极上的漏极接触；形成至少一个源极静电放电(ESD)保护电路；形成至少一个漏极静电放电保护电路；以及形成位于该至少一个源极静电放电保护电路上方并与其电性接触的源极端子、以及位于该至少一个漏极静电放电保护电路上方并与其电性接触的漏极端子，其中，该源极端子与该漏极端子沿该第一方向延伸。8.如权利要求7所述的方法，其中，形成该至少一个源极静电放电保护电路包括形成设于第一位置处的该源极上的源极接触；以及形成包括第一源极导电元件及第一源极过孔的第一源极镇流电阻器，其中，该第一源极导电元件设于该源极接触上并在该第一位置上方的位置与第二位置上方的位置之间沿垂直于该第一方向的第二方向延伸，其中，该第二位置位于该漏极上，以及该第一源极过孔设于该第二位置上方的位置处的该第一源极导电元件上；以及形成该至少一个漏极静电放电保护电路包括形成设于第三位置处的该漏极上的漏极接触，其中，该第三位置与该第二位置沿该第一方向处于不同的位置；以及形成包括第一漏极导电元件及第一漏极过孔的第一漏极镇流电阻器，其中，该第一漏极导电元件设于该漏极接触上并在该第三位置上方的位置与第四位置上方的位置之间沿该第二方向延伸，其中，该第四位置位于该源极上且该第一位置与该第四位置沿该第一方向处于不同的位置，以及该第一漏极过孔设于该第四位置上方的位置处的该第一漏极导电元件上。9.如权利要求7所述的方法，其中，形成该场效应晶体管包括硅化该源极或硅化该漏极的至少其中之一。10.如权利要求9所述的方法，其中，形成该场效应晶体管包括硅化该源极与硅化该漏极两者。11.一种系统，包括：制程控制器，经配置以向制造系统提供用以制造半导体装置的指令组；以及该制造系统，...

【专利技术属性】
技术研发人员：李建兴，曼约纳塔·普拉布，马哈德瓦尔·纳塔拉恩，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY