半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供包括NMOS区域的基底，所述基底上形成有层间介质层，且所述NMOS区域的层间介质层内形成有贯穿层间介质层厚度的第一开口；在所述第一开口的底部和侧壁上形成高k栅介质层；在高k栅介质层上形成第一阻挡层；在所述第一阻挡层上形成N型功函数层；对N型功函数层进行退火处理，所述退火处理适于降低所述N型功函数层材料的功函数值，其中，所述退火处理在含氢氛围下进行；在进行所述退火处理后，形成填充满所述第一开口的金属栅极。本发明专利技术中所需的N型功函数层的厚度减小，从而增加了在第一开口内形成金属栅极的工艺窗口，使得形成的金属栅极的质量得到改善，进而提高形成的半导体结构的电学性能。

Method for forming semiconductor structure

Method includes forming a semiconductor structure includes a substrate: NMOS region, an interlayer dielectric layer is formed on the substrate, and the NMOS region of the interlayer dielectric layer is formed through the interlayer dielectric layer thickness of the first opening; the formation of high k gate dielectric layer in the bottom and side of the first the opening of the wall; the first barrier layer is formed on the high k gate dielectric layer; the first barrier is formed N type function layer; the N layer of the work function of annealing, the annealing treatment is suitable for reducing the value of type N, work function of the work function of the material layer, the perform annealing in a hydrogen containing atmosphere; in the annealing process, the formation of the metal gate filled with the first opening. The thickness of the N type work function layer required in the invention is reduced, thereby increasing the process window for forming a metal gate in the first opening, thereby improving the quality of the formed metal gate, thereby improving the electrical performance of the formed semiconductor structure.

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体制造
，特别涉及一种半导体结构的形成方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时，各种因为半导体结构的物理极限所带来的二级效应相继出现，半导体结构的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体结构的漏电流。尽管高k金属栅极的引入能够在一定程度上改善半导体结构的电学性能，但是现有技术形成的半导体结构的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，改善形成的半导体结构的电学性能。为解决上述问题，本专本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供包括NMOS区域的基底，所述基底上形成有层间介质层，且所述NMOS区域的层间介质层内形成有贯穿层间介质层厚度的第一开口；在所述第一开口的底部和侧壁上形成高k栅介质层；在所述高k栅介质层上形成第一阻挡层；在所述第一阻挡层上形成N型功函数层；对所述N型功函数层进行退火处理，所述退火处理适于降低所述N型功函数层材料的功函数值，其中，所述退火处理在含氢氛围下进行；在进行所述退火处理后，形成填充满所述第一开口的金属栅极。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供包括NMOS区域的基底，所述基底上形成有层间介质层，且所述NMOS区域的层间介质层内形成有贯穿层间介质层厚度的第一开口；在所述第一开口的底部和侧壁上形成高k栅介质层；在所述高k栅介质层上形成第一阻挡层；在所述第一阻挡层上形成N型功函数层；对所述N型功函数层进行退火处理，所述退火处理适于降低所述N型功函数层材料的功函数值，其中，所述退火处理在含氢氛围下进行；在进行所述退火处理后，形成填充满所述第一开口的金属栅极。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺参数包括：向退火反应腔室内通入H2，退火温度为300℃～450℃，退火时长为1h～2h。3.如权利要求1所述的半导体结构的形成方法，其特征在于，与进行所述退火处理之前的N型功函数层的材料功函数值相比，退火处理后的N型功函数层的材料功函数值降低了0.08ev～0.12ev。4.如权利要求1或3所述的半导体结构的形成方法，其特征在于，与进行所述退火处理之前的N型功函数层的材料功函数值相比，退火处理后的N型功函数层的材料功函数值降低了0.1ev。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述N型功函数层的材料为TiAl、TiAlC、TiAlN或AlN。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述N型功函数层的厚度为10埃～60埃。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的材料为TiN或TaN。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的厚度为10埃～30埃。9.如权利要求1所述的半导体结构的形成方法，其特征在于，在进行所述退火处理后，形成所述金属栅极之前，还包括：在所述N型功函数层上形成第二阻挡层。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二阻挡层的材料为TiN或TaN。11.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述高k栅介质层之前，还在所述开口底部形成界面层。12.如权利要求1所述的半导体结构的...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31