高密度分裂栅存储器单元制造技术

本发明专利技术公开了一种形成存储器设备的方法，该方法包括在衬底上形成第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层。第一沟槽穿过第三绝缘层、第二导电层、第二绝缘层和第一导电层形成，从而使第一导电层的侧面部分暴露。第四绝缘层形成在第一沟槽的底部处，第四绝缘层沿着第一导电层的暴露部分延伸。第一沟槽填充有导电材料。第二沟槽穿过第三绝缘层、第二导电层、第二绝缘层和第一导电层形成。漏极区形成在第二沟槽下方的衬底中。产生一对存储器单元，其中单个连续沟道区在所述对存储器单元的漏极区之间延伸。

High density split gate memory cell

A method of forming a memory device includes forming a first insulating layer, a first conductive layer, a second insulating layer, a second conductive layer, and a third insulating layer on a substrate. The first trench is formed through the third insulating layer, the second conductive layer, the second insulating layer and the first conductive layer, so that the side surface of the first conductive layer is exposed. The fourth insulating layer is formed at the bottom of the first trench, and the fourth insulating layer extends along the exposed portion of the first conductive layer. The first trench is filled with conductive material. The second trench is formed through the third insulating layer, the second conductive layer, the second insulating layer and the first conductive layer. The drain region is formed in the substrate below the second trench. A pair of memory cells in which a single continuous channel region extends between the drain regions of the memory cell.

【技术实现步骤摘要】
【国外来华专利技术】高密度分裂栅存储器单元相关专利申请本申请要求2015年1月22日提交的美国临时申请62/106,477的权益。
本专利技术涉及非易失性存储器单元阵列。
技术介绍
本领域中众所周知的是将分裂栅存储器单元形成为此类单元的阵列，其中存储器单元成对地形成，其中每对存储器单元共享公共擦除栅和公共源极区。例如，美国专利7,868,375(该专利出于所有目的以引用方式并入本文)公开了此类存储器阵列。图1示出了一对常规的分裂栅存储器单元1。每个存储器单元1包括源极区(源极线)2和漏极区(位线)3，其中沟道区4在源极区2和漏极区3之间限定在衬底中。浮栅5设置在沟道区4的第一部分上方并且与其绝缘，并且字线栅6设置在沟道区4的第二部分上方并且与其绝缘。耦合栅7形成在浮栅5上方并且与其绝缘。擦除栅8形成在源极区2上方并且与其绝缘。通过将来自沿着沟道区4行进的电子流的电子向上注入到浮栅5上(经由热电子注入)来对每个单元的浮栅5进行编程。这在图1中由电子箭头示出，该电子箭头沿着沟道区4行进，然后通过绝缘材料向上到浮栅5。通过诱导电子从浮栅5到擦除栅8的隧穿(通过福勒-诺德海姆隧穿)来擦除浮栅5。这在图1中由电子本文档来自技高网...

【技术保护点】
一种形成存储器设备的方法，包括：将多个分离的第一沟槽形成到半导体衬底的表面中，其中所述第一沟槽彼此平行，并且沿第一方向延伸，并且在所述第一沟槽之间限定所述衬底的有源区；用绝缘材料来填充所述第一沟槽；在所述有源区中的每个有源区中在所述衬底的所述表面上形成第一绝缘层；在所述有源区中的每个有源区中的所述第一绝缘层上形成第一导电层；在所述有源区中的每个有源区中的所述第一导电层上形成第二绝缘层；在所述有源区中的每个有源区中的所述第二绝缘层上形成第二导电层；在所述有源区中的每个有源区中的所述第二导电层上形成第三绝缘层；穿过所述第三绝缘层形成多个分离的第二沟槽，其中所述第二沟槽彼此平行，并且沿垂直于所述第一...

【技术特征摘要】
【国外来华专利技术】2015.01.22 US 62/1064771.一种形成存储器设备的方法，包括：将多个分离的第一沟槽形成到半导体衬底的表面中，其中所述第一沟槽彼此平行，并且沿第一方向延伸，并且在所述第一沟槽之间限定所述衬底的有源区；用绝缘材料来填充所述第一沟槽；在所述有源区中的每个有源区中在所述衬底的所述表面上形成第一绝缘层；在所述有源区中的每个有源区中的所述第一绝缘层上形成第一导电层；在所述有源区中的每个有源区中的所述第一导电层上形成第二绝缘层；在所述有源区中的每个有源区中的所述第二绝缘层上形成第二导电层；在所述有源区中的每个有源区中的所述第二导电层上形成第三绝缘层；穿过所述第三绝缘层形成多个分离的第二沟槽，其中所述第二沟槽彼此平行，并且沿垂直于所述第一方向的第二方向延伸；使所述第二沟槽延伸穿过所述第二导电层和所述第二绝缘层；使所述第二沟槽延伸穿过所述第一导电层，从而使所述第一导电层的侧面部分暴露；在所述第二沟槽的所述底部处形成第四绝缘层，所述第四绝缘层沿着所述第一导电层的所述暴露部分延伸；用导电材料填充所述第二沟槽，其中所述导电材料通过所述第四绝缘层与所述衬底表面和所述第一导电层绝缘；穿过所述第三绝缘层形成多个第三沟槽，其中所述第三沟槽彼此平行，并且沿所述第二方向延伸，使得所述第二沟槽和所述第三沟槽彼此交替；使所述第三沟槽延伸穿过所述第二导电层、所述第二绝缘层和所述第一导电层；进行注入以在所述衬底中在所述第三沟槽下方形成漏极区。2.根据权利要求1所述的方法，还包括：在使所述第二沟槽延伸穿过所述第二导电层和所述第二绝缘层之后，并且在使所述第二沟槽延伸穿过所述第一导电层之前，沿着所述第二沟槽的侧壁形成绝缘材料的间隔物。3.根据权利要求1所述的方法，还包括：使所述第三沟槽延伸还包括使所述第三沟槽延伸穿过所述第一绝缘层。4.根据权利要求1所述的方法，还包括：在使所述第三沟槽延伸穿过所述第二导电层、所述第二绝缘层和所述第一导电层之后，沿着所述第三沟槽的侧壁形成绝缘材料的间隔物。5.根据权利要求1所述的方法，其中所述第一导电层和所述第二导电层是多晶硅。6.根据权利要求1所述的方法，其中所述第一绝缘层是氧化物。7.根据权利要求1所述的方法，其中所述第二绝缘层是包括氧化物、氮化物和氧化物子层的ONO绝缘层。8.一种存储器设备，包括：第一导电类型的半导体材料的衬底；在所述衬底上形成的间隔开的隔离区，所述隔离区基本上彼此平行并沿第一方向延伸，其中每对相邻的隔离区之间的有源区也沿所述第一方向延伸；所述有源区中的每个有源区包括多对存储器单元，所述存储器单元对中的每对包括：在所述衬底中间隔开并且具有与所述第一导电类型不同的第二导电类型的第一区和第二区，其中所述衬底中的连续沟道区在所述第一区和所述第二区之间延伸，设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘的第一浮栅，设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘的第二浮栅，设置在所述沟道区的位于所述第一沟道区部分和所述第二沟道区部分之间的第三部分上方并且与所述第三部分绝缘的擦除栅，设置在所述第一浮栅上方并且与所述第一浮栅绝缘的第一耦合栅，以及设置在所述第二浮栅上方并且与所述所述第二浮栅绝缘的第二耦合栅；控制电路，所述控制电路被配置为通过检测通过所述沟道区的电流以及通过以下方式来读取所述对存储器单元中的一对存储器单元：向所述一对存储器单元施加零电压至所述第一区，施加正电压至所述第二区，施加零电压或正电压至所述第一耦合栅，施加正电压至所述第二耦合栅，以及施加正电压至所述擦除栅。9.一种存储器设备，包括：第一导电类型的半导体材料的衬底；在所述衬底上形成的间隔开的隔离区，所述隔离区基本上彼此平行并沿第一方向延伸，其中每对相邻的隔离区之间的有源区也沿所述第一方向延伸；所述有...

【专利技术属性】
技术研发人员：N杜，X刘，V蒂瓦里，HV陈，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：美国,US