非易失性存储器的电荷泵电路制造技术
Charge pump circuit for non-volatile memory
The invention discloses a non volatile memory charge pump circuit, charge pump circuit also includes positive and negative charge pump; negative charge pump includes a complete set of negative pressure signal generating circuit, the startup process, when the third negative voltage to the target value, establish a complete vacuum negative pressure signal generating circuit outputs a complete the signal effectively; positive pressure in the charge pump includes second voltage control circuit is set up, start, start and start the first positive voltage to the target value, the establishment of second positive voltage control circuit input to the negative pressure created a negative pressure in the signal, signal before second positive voltage is 0V; a negative pressure in the signal is valid, second positive voltage to start and start to target value. The invention can reduce the load of the third negative voltage at the starting stage after setting up the starting time sequence of the second positive voltage at the third negative voltage.
【技术实现步骤摘要】
非易失性存储器的电荷泵电路
本专利技术涉及一种半导体集成电路，特别是涉及一种非易失性存储器(NVM)的电荷泵电路。
技术介绍
如图1所示，是现有非易失性存储器如快闪(FLASH)式存储器的电压示意图；非易失性存储器在工作过程中需要使用多种电压，如正高压(VPOS)，正压(VBL)和负压(VNEG)。电压VPOS、VBL和VNEG提供给非易失性存储器的存储阵列(array)101，同时存储阵列101作为产生电压VPOS、VBL和VNEG的电荷泵(pump)的负载(loading)。存储阵列101由多个存储单元(cell)进行行和列的排列形成。所述存储阵列的存储单元包括所述存储管102和选择管103，同一所述存储单元的所述存储管102的源极连接所述选择管103的漏极，同一行的各所述存储管102的栅极都连接相同行的第一字线WLS，同一行的各所述选择管103的栅极都连接相同行的第二字线WL，同一列的各所述存储管102的漏极都连接相同列的所述位线Bl，各所述选择管103的源极都连接到源线SL，由于存储阵列由多行和多列，故第一字线和第二字线也分别有多行，每一行都分别包括一根第...
【技术保护点】
一种非易失性存储器的电荷泵电路，其特征在于：电荷泵电路同时包括正压电荷泵和负压电荷泵；所述正压电荷泵提供第一正电压和第二正电压，所述负压电荷泵提供第三负电压；所述第一正电压大于所述第二正电压；所述第一正电压、所述第二正电压和所述第三负电压都提供给非易失性存储器的存储阵列；所述存储阵列的存储单元的存储管的写1的编程电压由所述第一正电压和所述第三负电压的差确定，所述第一正电压加于对应的所述存储管的栅极，所述第三负电压加于对应的所述存储管的位线；所述存储管的写0的编程电压由所述第一正电压和所述第二正电压的差确定，所述第一正电压加于对应的所述存储管的栅极，所述第二正电压加于对应的所...
【技术特征摘要】
1.一种非易失性存储器的电荷泵电路，其特征在于：电荷泵电路同时包括正压电荷泵和负压电荷泵；所述正压电荷泵提供第一正电压和第二正电压，所述负压电荷泵提供第三负电压；所述第一正电压大于所述第二正电压；所述第一正电压、所述第二正电压和所述第三负电压都提供给非易失性存储器的存储阵列；所述存储阵列的存储单元的存储管的写1的编程电压由所述第一正电压和所述第三负电压的差确定，所述第一正电压加于对应的所述存储管的栅极，所述第三负电压加于对应的所述存储管的位线；所述存储管的写0的编程电压由所述第一正电压和所述第二正电压的差确定，所述第一正电压加于对应的所述存储管的栅极，所述第二正电压加于对应的所述存储管的位线；所述负压电荷泵中包括一个负压建立完成信号产生电路，在所述非易失性存储器的启动时，所述第三负电压开始启动，当所述第三负电压达到目标值时，所述负压建立完成信号产生电路输出的负压建立完成信号有效；所述正压电荷泵中包括第二正电压建立控制电路，在所述非易失性存储器的启动时，所述第一正电压开始启动并启动到目标值，所述第二正电压建立控制电路输入所述负压建立完成信号，在所述负压建立完成信号有效之前，所述第二正电压保持为0V；在所述负压建立完成信号有效后，所述第二正电压开始启动并启动到目标值，通过将所述第二正电压的启动时序放置在所述第三负电压建立完成之后来减少所述第三负电压在启动阶段的负载。2.如权利要求1所述的非易失性存储器的电荷泵电路，其特征在于：所述负压建立完成信号产生电路包括一电压比较电路，所述电压比较电路比较第一比较电压和第二参考电压，所述第一比较电压和所述第三负电压实时成比例且比例值为第一值，所述第二参考电压和所述第三负电压的目标值成比例且比例值也为第一值，当所述第三负电压达到目标值时，所述电压比较电路的输出端输出的所述负压建立完成信号由无效切换为有效。3.如权利要求2所述的非易失性存储器的电荷泵电路，其特征在于：所述电压比较电路包括第一NMOS管和第一PMOS管，所述第一NMOS管的栅极连接所述第一比较电压，所述第一NMOS管的源极接地，所述第一PMOS管的栅极连接所述第二参考电压，所述第一PMOS管的源极连接电源电压，所述第一NMOS管的漏极和所述第一PMOS管的漏极相连接并在连接点输出所述负压建立完成信号。4.如权利要求3所述的非易失性存储器的电荷泵电路，其特征在于：所述负压建立完成信号产生电路还包括一第一反相器、第二PMOS管和第三PMOS管；所述第一反相器的输入端连接所述负压建立完成信号，所述第一反相器的输出端输出所述负压建立完成信号的反相信号；所述第二PMOS管的源极连接电源电压，所述第二PMOS管的栅极连接所述第一PMOS管的栅极；所述第三PMOS管的源极连接所述第二PMOS管的漏极，所述第三PMOS管的漏极连接所述负压建立完成信号，所述第三PMOS管的栅极连接所述负压建立完成信号的反相信号。5.如权利要求2或3或4所述的非易失性存储器的电荷泵电路，其特征在于：所述负压建立完成信号为1时为有效信号，0时为无效信号。6.如权利要求1所述的非易失性存储器的电荷泵电路，其特征在于：所述第二正电压建立控制电路包括第二NMOS管，所述第二NMOS管连接形成电压跟随器，所述第二NMOS管的栅极连接所述正压电荷泵产生的第二正电压的输入信号，所述第二NMOS管的源极输出所述第二正电压，所述第二NMOS管的源极和地之间包括由并联的第一电流路径和第二电流路径，在所述第二NMOS管的漏极和电源电压之间连接有第三电流路径；在所述负压建立完成信号无效时，所述第二电流路径和所述第三电流路径都断开，所述第一电流路径导通使所述第二正电压为0V；当所述负压建立完成信号有效时，所述第一电流路径断开，所述第二电流路径和所述第三电流路径都导通，所述第二正电压跟随所述正压电荷泵产生的第二正电压的输入信号变化并启动到目标值。7.如权利要求6所述的非易失性存储器的电荷泵电路，其特征在于：所述第二正电压建立控制电路还包括第三NMOS管，所述第三NMOS管连接形成电压跟随器，所述第三NMOS管的栅极连接所述正压电荷泵产生的第二正电压的输入信号，所述第三NMOS管的源极输出所述第二正电压，所述第三NMOS管的源极连接所述第二NMOS管的源极，在所述第三NMOS管的漏极和电源...
【专利技术属性】
技术研发人员：李祖渠，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。