半导体器件制造技术

本发明专利技术实施例公开了半导体器件、鳍式场效晶体管器件及其形成方法。根据一些实施例，半导体器件包括衬底、第一栅堆叠、第一介电层、遮蔽层及连接件。所述第一栅堆叠位于衬底之上。所述第一介电层位于所述第一栅堆叠侧边，其中所述第一栅堆叠的顶表面低于所述第一介电层的顶表面，从而在所述第一栅堆叠上方提供第一凹陷。所述遮蔽层位于所述第一凹陷的表面上且延伸至所述第一介电层的所述顶表面上。所述连接件穿过所述遮蔽层并电连接至所述第一栅堆叠。

semiconductor device

The embodiment of the invention discloses a semiconductor device, a fin type field effect transistor device and a method for forming the same. According to some embodiments, the semiconductor device includes a substrate, a first gate stack, a first dielectric layer, a shield layer, and a connecting element. The first gate stack is located on the substrate. The first dielectric layer is located on the first gate stack side, wherein the top surface of the first gate stack is lower than the top surface of the first dielectric layer, thereby providing a first depression over the first gate stack. The shielding layer is positioned on the surface of the first depression and extends to the top surface of the first dielectric layer. The connecting piece passes through the shielding layer and is electrically connected to the first grid stack.

【技术实现步骤摘要】
半导体器件
本专利技术实施例涉及半导体器件、鳍式场效晶体管器件及其形成方法。
技术介绍
半导体集成电路(integratedcircuit，IC)产业经历了快速的成长。在IC材料和设计技术方面的技术精进使IC有世代的演进，相较于前一世代，下一世代的IC体积更小且电路更为复杂。在集成电路进化的过程中，功能密度(亦即，每芯片面积的互连器件的数量)不断地增加，而几何尺寸(即，可使用制造过程所产生的最小组件或线)不断地缩小。这样的按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。这种按比例缩小增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。举例来说，引进例如鳍式场效晶体管(fin-typefield-effecttransistor，FinFET)的三维晶体管来替换平面晶体管。尽管现有的鳍式场效晶体管器件及其形成方法对于它们的预期目的通常已经足够，然而它们不是在所有方面都令人完全满意。
技术实现思路
根据本专利技术的一些实施例，一种半导体器件包括衬底、第一栅堆叠、第一介电层、遮蔽层及连接件。所述第一栅堆叠位于衬底之上。所述第一介电层位于所述第一栅堆叠侧边，其中所述第一栅堆叠的顶表面低于所述第一介电层的顶表面，从而在所述第一栅堆叠上方提供第一凹陷。所述遮蔽层位于所述第一凹陷的表面上且延伸至所述第一介电层的所述顶表面上。所述连接件穿过所述遮蔽层并电连接至所述第一栅堆叠。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术实施例的各个方面。请注意，根据产业中的标准实务，各种特征未按比例绘制。实际上，为了清楚地讨论，各种特征的关键尺寸(criticaldimension)可以任意地增大或减小。图1A至图1F是根据一些实施例的形成鳍式场效晶体管器件的方法的横截面示意图。图2是根据一些实施例的鳍式场效晶体管器件的横截面示意图。图3是根据一些实施例的形成鳍式场效晶体管器件的方法的流程图。图4至图5是根据替代实施例的半导体器件的横截面示意图。具体实施方式以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述构件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第二特征形成于第一特征“之上”或第一特征“上”可包括其中第二特征及第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征、进而使得所述第二特征与所述第一特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复参考编号及/或字母。这种重复是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“位于…上(on)”、“位于…之上(over)”、“上覆的(overlying)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个构件或特征与另一(其他)构件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括器件在使用或操作中的不同定向。设备可具有其他定向(旋转90度或处于其他定向)，且本文中所用的空间相对性描述语可同样相应地进行解释。图1A至图1F是根据一些实施例的形成鳍式场效晶体管器件的方法的横截面示意图。参照图1A，提供具有一或多个鳍102的衬底100。在一些实施例中，衬底100包括含硅的衬底、绝缘体上硅(silicon-on-insulator，SOI)衬底、或由其他合适的半导体材料形成的衬底。根据设计要求，衬底100可为P型衬底或N型衬底且在衬底100中可具有掺杂区。所述掺杂区可被配置用于N型鳍式场效晶体管器件或P型鳍式场效晶体管器件。在一些实施例中，衬底100上形成有隔离层。具体来说，所述隔离层覆盖鳍102的下部部分且暴露出鳍102的上部部分。在一些实施例中，所述隔离层为浅沟槽隔离(shallowtrenchisolation，STI)结构。在一些实施例中，衬底100具有形成于衬底100上的至少两个栅堆叠111、形成于栅堆叠111的侧壁上的间隙壁104、形成于衬底100中的应变层106、及形成于栅堆叠111侧边及应变层106之上的第一介电层108。在一些实施例中，形成图1A所示的中间结构的方法包括：形成跨越鳍102的两个虚设栅堆叠；在所述虚设栅堆叠的侧壁上形成间隙壁104；在每一鳍102的两侧处形成应变层106；在所述虚设栅堆叠侧边及应变层106之上形成第一介电层108；且以栅堆叠111替换所述虚设栅堆叠。在一些实施例中，虚设栅堆叠包括例如多晶硅、非晶硅或其组合等含硅的材料。在一些实施例中，虚设栅堆叠的延伸方向不同于(例如，垂直于)鳍102的延伸方向。在一些实施例中，形成虚设栅堆叠的方法包括在衬底100上形成堆叠层，且利用光刻(photolithography)工艺及蚀刻工艺将所述堆叠层图案化。在一些实施例中，间隙壁104包括含氮的介电材料、含碳的介电材料、或二者，且间隙壁104具有小于约10、或甚至小于约5的介电常数。在一些实施例中，间隙壁104包括SiN、SiCN、SiOCN、SiOR(其中R是例如CH3、C2H5、或C3H7等烷基(alkylgroup))、SiC、SiOC、SiON或其组合等。在一些实施例中，形成间隙壁104的方法包括在衬底100上形成间隙壁材料层，并通过各向异性蚀刻(anisotropicetching)工艺局部地移除所述间隙壁材料层。在一些实施例中，在各虚设栅堆叠两侧形成两个应变层106，且应变层106中的一者位于邻近的虚设栅堆叠之间。在一些实施例中，对于P型鳍式场效晶体管器件，应变层106包括硅锗(SiGe)。在替代实施例中，对于N型鳍式场效晶体管器件，应变层106包括碳化硅(SiC)、磷化硅(SiP)、SiCP、或SiC/SiP多层式结构。在一些实施例中，应变层106可根据需要视情况而植入有P型掺质或N型掺质。在一些实施例中，形成应变层106的方法包括在鳍102中形成凹陷，并自所述凹陷生长外延层(epitaxylayer)。具体来说，应变层106形成于所述凹陷内且沿对应的间隙壁104的侧壁向上延伸。在一些实施例中，应变层106的顶部位于衬底100的表面上方。在替代实施例中，应变层106的顶部与衬底100的表面实质上共面。在一些实施例中，第一介电层108包括例如氮化硅等氮化物、例如氧化硅等氧化物、磷硅酸盐玻璃(phosphosilicateglass，PSG)、硼硅酸盐玻璃(borosilicateglass，BSG)、掺杂硼的磷硅酸盐玻璃(boron-dopedphosphosilicateglass，BPSG)或其组合等，且第一介电层108是通过例如旋转涂布(spin-coating)、化学气相沉积(chemicalvapordeposition，CVD)、流动式化学气相沉积(flowableCVD)、等离子体增强型化学气相沉积(plasmaenhancedCVD，PECVD)、原子层沉积(atomiclayerdeposition，ALD)或其组合等合适的沉积技术而形成。在一些实施例中，第一介本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于包括：第一栅堆叠，位于衬底之上；第一介电层，位于所述第一栅堆叠侧边，其中所述第一栅堆叠的顶表面低于所述第一介电层的顶表面，从而在所述第一栅堆叠上方提供第一凹陷；遮蔽层，位于所述第一凹陷的表面上且延伸至所述第一介电层的所述顶表面上；以及连接件，穿过所述遮蔽层并电连接至所述第一栅堆叠。

【技术特征摘要】
2016.03.07 US 15/062,2261.一种半导体器件，其特征在于包括：第一栅堆叠，位于衬底之上；第一介电层，位于所述第一栅堆叠侧边，其中所述第...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71