半导体器件制造技术

本发明专利技术实施例公开了半导体器件、鳍式场效晶体管器件及其形成方法。根据一些实施例，半导体器件包括衬底、第一栅堆叠、第一介电层、遮蔽层及连接件。所述第一栅堆叠位于衬底之上。所述第一介电层位于所述第一栅堆叠侧边，其中所述第一栅堆叠的顶表面低于所述第一介电层的顶表面，从而在所述第一栅堆叠上方提供第一凹陷。所述遮蔽层位于所述第一凹陷的表面上且延伸至所述第一介电层的所述顶表面上。所述连接件穿过所述遮蔽层并电连接至所述第一栅堆叠。

semiconductor device

The embodiment of the invention discloses a semiconductor device, a fin type field effect transistor device and a method for forming the same. According to some embodiments, the semiconductor device includes a substrate, a first gate stack, a first dielectric layer, a shield layer, and a connecting element. The first gate stack is located on the substrate. The first dielectric layer is located on the first gate stack side, wherein the top surface of the first gate stack is lower than the top surface of the first dielectric layer, thereby providing a first depression over the first gate stack. The shielding layer is positioned on the surface of the first depression and extends to the top surface of the first dielectric layer. The connecting piece passes through the shielding layer and is electrically connected to the first grid stack.

【技术实现步骤摘要】
半导体器件
本专利技术实施例涉及半导体器件、鳍式场效晶体管器件及其形成方法。
技术介绍
半导体集成电路(integratedcircuit，IC)产业经历了快速的成长。在IC材料和设计技术方面的技术精进使IC有世代的演进，相较于前一世代，下一世代的IC体积更小且电路更为复杂。在集成电路进化的过程中，功能密度(亦即，每芯片面积的互连器件的数量)不断地增加，而几何尺寸(即，可使用制造过程所产生的最小组件或线)不断地缩小。这样的按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。这种按比例缩小增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。举例来说，引进例如鳍式场效晶体管(fin-typefield-effecttransistor，FinFET)的三维晶体管来替换平面晶体管。尽管现有的鳍式场效晶体管器件及其形成方法对于它们的预期目的通常已经足够，然而它们不是在所有方面都令人完全满意。
技术实现思路
根据本专利技术的一些实施例，一种半导体器件包括衬底、第一栅堆叠、第一介电层、遮蔽层及连接件。所述第一栅堆叠位于衬底之上。所述第一介电层位于所述第一栅堆本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于包括：第一栅堆叠，位于衬底之上；第一介电层，位于所述第一栅堆叠侧边，其中所述第一栅堆叠的顶表面低于所述第一介电层的顶表面，从而在所述第一栅堆叠上方提供第一凹陷；遮蔽层，位于所述第一凹陷的表面上且延伸至所述第一介电层的所述顶表面上；以及连接件，穿过所述遮蔽层并电连接至所述第一栅堆叠。

【技术特征摘要】
2016.03.07 US 15/062,2261.一种半导体器件，其特征在于包括：第一栅堆叠，位于衬底之上；第一介电层，位于所述第一栅堆叠侧边，其中所述第...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71