半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件及其制造方法。实现了半导体器件性能的提高。一种半导体器件包括：n

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用2015年12月28日提交的日本专利申请No.2015-256599的公开，包括说明书、附图和摘要，全部内容通过引用并入本文中。
本专利技术涉及可适宜用于例如包括固态图像感测元件的半导体器件及其制造方法。
技术介绍
已经集中开发了使用CMOS(互补型金属氧化物半导体)的CMOS图像传感器作为数字相机等中使用的固态图像感测元件(下文中被简称为图像感测元件)。CMOS图像传感器具有布置成矩阵图案并且其每一个检测光的多个像素。在这多个像素中的每个中，形成检测光并且生成电荷的光电转换元件，诸如光电二极管。光电二极管PD是pn结二极管，并且包括例如多个n型或p型杂质区，即，半导体区。美国专利No.5,965,875(专利文献1)公开了以下技术：在有源像素单元成像阵列中，在P型硅衬底上方形成N型区，在N型区上方形成P型区，并且在P型区上方进一步形成N型区。日本未经审查的专利公开No.2007-180539(专利文献2)公开了以下技术：CMOS图像传感器包括蓝色光电二极管区以及在自身和蓝色光电二极管区之间具有给定间隙并且形成得比蓝色光电二极管区深的红色光电二极管区。日本未经审查的专利公开No.2008-300835(专利文献3)公开了以下技术：在垂直CMOS图像传感器中，多个光电二极管在衬底中形成预定深度。日本未经审查的专利公开No.2008-91840(专利文献4)公开了以下技术：在固态图像感测装置中，其中其每一个具有光电二极管和读取通过光电二极管获得的电荷的晶体管的多个像素被布置成形成图像感测区，提供与光电二极管和晶体管分开的独立第一导电类型区。PCT申请No.2009-510777(专利文献5)的日文译文公开了以下技术：图像传感器具有在整个图像区上方延伸的第一导电类型的第一层和第二导电类型的第二层，第一层存在于衬底和第二层之间，并且多个光电检测器设置在第二层中，与第一层相邻。日本未经审查的专利公开No.2008-300826(专利文献6)公开了以下技术：多阱CMOS图像传感器具有垂直形成在衬底的预定区中的多个光电二极管。[相关技术文献][专利文献][专利文献1]美国专利No.5,965,875[专利文献2]日本未经审查的专利公开No.2007-180539[专利文献3]日本未经审查的专利公开No.2008-300835[专利文献4]日本未经审查的专利公开No.2008-91840[专利文献5]PCT申请No.2009-510777的日文译文[专利文献6]日本未经审查的专利公开No.2008-300826
技术实现思路
作为包括此COMS图像传感器的半导体器件中的光电二极管，可考虑具有n型半导体区的光电二极管，n型半导体区被形成为从p型阱的更靠近半导体衬底主表面的部分，即，p型阱的较浅部分，延伸到p型阱的更远离半导体衬底主表面的部分，即，p型阱的较深部分。这样允许，即使当光入射到p型阱的更远离主表面的部分上时，入射光被光电二极管吸收并且通过光电转换产生电子的效率，即，所谓的内部量子效率，也增大。然而，当入射光入射到p型阱的更远离半导体衬底主表面的部分上时，电荷转移效率不可增大，从而使包括光电转换元件的半导体器件的性能劣化。根据本说明书和附图中的陈述，本专利技术的其他问题和新颖特征将变得清楚。根据实施例，一种半导体器件包括：第二半导体区，其具有第二导电类型并且形成在具有第一导电类型的第一半导体区中；第三半导体区，其具有第二导电类型，并且比第二半导体区更靠近半导体衬底的主表面形成；以及第四半导体区，其具有第一半导体类型并且形成在第二半导体区和第三半导体区之间。第一半导体区、第二半导体区、第三半导体区和第四半导体区形成光电二极管。第二半导体区中的净杂质浓度低于第三半导体区中的净杂质浓度。第四半导体区中的净杂质浓度低于第一半导体区中的净杂质浓度。根据另一个实施例，一种制造半导体器件的方法包括以下步骤：在具有第一导电类型的第一半导体区中形成具有第二导电类型的第二半导体区；在比第二半导体区更靠近半导体衬底的主表面的位置处，形成具有第二导电类型的第三半导体区；以及在第二半导体区和第三半导体区之间，形成具有第一导电类型的第四半导体区。第一半导体区、第二半导体区、第三半导体区和第四半导体区形成光电二极管。第二半导体区中的净杂质浓度低于第三半导体区中的净杂质浓度。第四半导体区中的净杂质浓度低于第一半导体区中的净杂质浓度。根据实施例，可提高半导体器件的性能。附图说明图1是示出实施例1中的半导体器件的构造示例的电路框图；图2是示出像素的构造示例的电路图；图3是示出实施例1中的半导体器件的构造的平面图；图4是示出实施例1中的半导体器件的构造的平面图；图5是示出实施例1中的半导体器件的构造的截面图；图6是示出实施例1中的半导体器件的构造的截面图；图7是示出比较例中的半导体器件的构造的截面图；图8是用于图示比较例中的半导体器件中的光电二极管的深度方向上的净杂质浓度的分布的视图；图9是用于图示比较例中的半导体器件的光电二极管中的深度方向上的势能的分布的视图；图10是用于图示实施例1中的半导体器件中的光电二极管的深度方向上的净杂质浓度的分布的视图；图11是用于图示实施例1中的半导体器件的光电二极管的深度方向上的p型和n型杂质浓度的相应分布的视图；图12是用于图示实施例1中的半导体器件的光电二极管中的深度方向上的势能的分布的视图；图13是示出实施例1的修改形式中的半导体器件的构造的平面图；图14是示出实施例1中的半导体器件的制造工艺的部分的制造工艺流程图；图15是示出实施例1中的半导体器件的制造工艺的截面图；图16是示出实施例1中的半导体器件的制造工艺的截面图；图17是示出实施例1中的半导体器件的制造工艺的截面图；图18是示出实施例1中的半导体器件的制造工艺的截面图；图19是示出实施例1中的半导体器件的制造工艺的截面图；图20是示出实施例1中的半导体器件的制造工艺的截面图；图21是示出实施例1中的半导体器件的制造工艺的截面图；图22是示出实施例1中的半导体器件的制造工艺的截面图；图23是示出实施例1中的半导体器件的制造工艺的截面图；图24是示出实施例1中的半导体器件的制造工艺的截面图；图25是用于图示实施例1中的半导体器件的光电二极管中的深度方向上的p型和n型杂质浓度的相应分布的视图；图26是用于图示实施例1中的半导体器件的光电二极管中的深度方向上的p型和n型杂质浓度的相应分布的视图；图27是示出实施例2中的半导体器件的构造的平面图；图28是示出实施例2的第一修改形式的半导体器件的构造的平面图；图29是示出实施例2的第二修改形式的半导体器件的构造的平面图；图30是示出实施例2的第三修改形式的半导体器件的构造的平面图；图31是示出实施例2的第四修改形式的半导体器件的构造的平面图；图32是示出实施例2的第五修改形式的半导体器件的构造的平面图；图33是示出实施例2的第六修改形式的半导体器件的构造的平面图；图34是示出实施例2的第七修改形式的半导体器件的构造的平面图；图35是示出实施例2的第八修改形式的半导体器件的构造的平面图；图36是示出实施例3中的半导体器件的构造的截面图；以及图37是示出实施例4中的半导体器本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；第一半导体区，所述第一半导体区具有第一导电类型并且形成在所述半导体衬底的主表面中；第二半导体区，所述第二半导体区具有与所述第一导电类型不同的第二导电类型并且形成在所述第一半导体区中；第一栅电极，所述第一栅电极经由第一栅绝缘膜，形成在所述第一半导体区的第一部分上方，所述第一半导体区的所述第一部分在平面图中更靠近所述第二半导体区的第一侧；第三半导体区，所述第三半导体区具有所述第二导电类型并且形成在所述第一半导体区的第二部分中，所述第一半导体区的所述第二部分位于比所述第二半导体区更靠近所述主表面；第四半导体区，所述第四半导体区具有所述第一导电类型并且形成在所述第一半导体区的第三部分中，所述第一半导体区的所述第三部分位于所述第二半导体区和所述第三半导体区之间；以及第五半导体区，所述第五半导体区具有所述第二导电类型并且形成在所述第一半导体区的第四部分中，所述第一半导体区的所述第四部分在平面图中相对于插入其间的所述第一栅电极位于与所述第二半导体区相反，其中，所述第一半导体区、所述第二半导体区、所述第三半导体区和所述第四半导体区形成第一光电二极管，其中，所述第一栅电极和所述第五半导体区形成转移所述第一光电二极管中产生的电荷的第一转移晶体管，其中，所述第二半导体区中的净杂质浓度低于所述第三半导体区中的净杂质浓度，所述第二半导体区中的净杂质浓度是通过从具有所述第二导电类型的杂质的浓度减去具有所述第一导电类型的杂质的浓度而得到的，所述第三半导体区中的净杂质浓度是通过从所述第二导电类型的杂质的浓度减去所述第一导电类型的杂质的浓度而得到的，以及其中，所述第四半导体区中的净杂质浓度低于所述第一半导体区中的净杂质浓度，所述第四半导体区中的净杂质浓度是通过从所述第一导电类型的杂质的浓度减去所述第二导电类型的杂质的浓度而得到的，所述第一半导体区中的净杂质浓度是通过从所述第一导电类型的杂质的浓度减去所述第二导电类型的杂质的浓度而得到的。...

【技术特征摘要】
2015.12.28 JP 2015-2565991.一种半导体器件，包括：半导体衬底；第一半导体区，所述第一半导体区具有第一导电类型并且形成在所述半导体衬底的主表面中；第二半导体区，所述第二半导体区具有与所述第一导电类型不同的第二导电类型并且形成在所述第一半导体区中；第一栅电极，所述第一栅电极经由第一栅绝缘膜，形成在所述第一半导体区的第一部分上方，所述第一半导体区的所述第一部分在平面图中更靠近所述第二半导体区的第一侧；第三半导体区，所述第三半导体区具有所述第二导电类型并且形成在所述第一半导体区的第二部分中，所述第一半导体区的所述第二部分位于比所述第二半导体区更靠近所述主表面；第四半导体区，所述第四半导体区具有所述第一导电类型并且形成在所述第一半导体区的第三部分中，所述第一半导体区的所述第三部分位于所述第二半导体区和所述第三半导体区之间；以及第五半导体区，所述第五半导体区具有所述第二导电类型并且形成在所述第一半导体区的第四部分中，所述第一半导体区的所述第四部分在平面图中相对于插入其间的所述第一栅电极位于与所述第二半导体区相反，其中，所述第一半导体区、所述第二半导体区、所述第三半导体区和所述第四半导体区形成第一光电二极管，其中，所述第一栅电极和所述第五半导体区形成转移所述第一光电二极管中产生的电荷的第一转移晶体管，其中，所述第二半导体区中的净杂质浓度低于所述第三半导体区中的净杂质浓度，所述第二半导体区中的净杂质浓度是通过从具有所述第二导电类型的杂质的浓度减去具有所述第一导电类型的杂质的浓度而得到的，所述第三半导体区中的净杂质浓度是通过从所述第二导电类型的杂质的浓度减去所述第一导电类型的杂质的浓度而得到的，以及其中，所述第四半导体区中的净杂质浓度低于所述第一半导体区中的净杂质浓度，所述第四半导体区中的净杂质浓度是通过从所述第一导电类型的杂质的浓度减去所述第二导电类型的杂质的浓度而得到的，所述第一半导体区中的净杂质浓度是通过从所述第一导电类型的杂质的浓度减去所述第二导电类型的杂质的浓度而得到的。2.根据权利要求1所述的半导体器件，其中，所述第三半导体区的厚度小于所述第二半导体区的厚度，以及其中，所述第四半导体区的厚度小于所述第三半导体区的厚度。3.根据权利要求1所述的半导体器件，其中，所述第四半导体区包含具有所述第二导电类型的第一杂质，以及其中，所述第一半导体区以比所述第四半导体区中的所述第一杂质的浓度低的浓度包含所述第一杂质或者不包含所述第一杂质。4.根据权利要求1所述的半导体器件，其中，所述第一栅电极经由所述第一栅绝缘膜，形成在所述第一半导体区的所述第一部分上方，在平面图中，所述第一半导体区的所述第一部分位于在第一方向上比所述第二半导体区更靠近所述第一侧，以及其中，所述第四半导体区中的净杂质浓度低于所述第一半导体区的第五部分中的净杂质的浓度，所述第四半导体区中的净杂质浓度是通过从所述第一导电类型的杂质的浓度减去所述第二导电类型的杂质的浓度而得到的，所述第一半导体区的所述第五部分中的净杂质的浓度是通过从所述第一导电类型的杂质的浓度减去所述第二导电类型的杂质的浓度而得到的，所述第五部分在垂直于所述主表面的第二方向上面对所述第一栅电极并且在所述第一方向上面对所述第四半导体区。5.根据权利要求1所述的半导体器件，其中，在平面图中，所述第二半导体区被包括在所述第三半导体区中。6.根据权利要求5所述的半导体器件，其中，所述第二半导体区面对位于所述第一侧的所述第三半导体区的第六部分。7.根据权利要求5所述的半导体器件，其中，所述第一栅电极经由所述第一栅绝缘膜，形成在所述第一半导体区的所述第一部分上方，在平面图中，所述第一半导体区的所述第一部分位于在第三方向上比所述第二半导体区更靠近所述第一侧，以及其中，所述第二半导体区在所述第三方向上面对所述第三半导体区的中间部分。8.根据权利要求5所述的半导体器件，其中，所述第二半导体区面对位于所述第一侧的相反侧的所述第三半导体区的第七部分。9.根据权利要求5所述的半导体器件，其中，多个所述第二半导体区形成在所述第一半导体区中，以在平面图中彼此分隔开，其中，多个所述第四半导体区分别形成在位于所述第三半导体区和所述第二半导体区之间的所述第一半导体区的多个所述第三部分中，其中，所述第三半导体区形成在位于比所述第二半导体区更靠近所述主表面的所述第一半导体区的所述第二部分中，以及其中，在平面图中，所述第二半导体区被包括在所述第三半导体区中。10.根据权利要求1所述的半导体器件，其中，所述第一半导体区形成在更靠近所述主表面的所述半导体衬底的第一区中，所述半导体器件还包括：第六半导体区，所述第六半导体区具有第一导电类型并且形成在更靠近所述主表面的所述半导体衬底的第二区中；第七半导体区，所述第七半导体区具有第二导电类型并且形成在所述第六半导体区中；第二栅电极，所述第二栅电极经由第二栅绝缘膜，形成在所述第六半导体区的第八部分上方，在平面图中，所述第六半导体区的所述第八部分位于比所述第七半导体区更靠近第二侧；第八半导体区，所述第八半导体区具有所述第二导电类型并且形成在所述第六半导体区的第九部分中，所述第六半导体区的所述第九部分位于比所述第七半导体区更靠近所述主表面；第九半导体区，所述第九半导体区具有所述第一导电类型并且形成在所述第六半导体区的第十部分中，所述第六半导体区的所述第十部分位于所述第七半导体区和所述第八半导体区之间；以及第十半导体区，所述第十半导体区具有所述第二导电类型并且形成在所述第六半导体区的第十一部分中，在平面图中，所述第六半导体区的所述第十一部分相对于插入其间的所述第二栅电极位于与所述第七半导体区相反，其中，所述...

【专利技术属性】
技术研发人员：竹内阳介，国清辰也，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP