利用相关双采样的对数像素制造技术

本发明专利技术公开了一种成像像素，所述成像像素可以线性模式或对数模式操作。在对数模式下，浮动扩散区处的电压可与入射光强度的对数成比例。为了在所述对数模式下实现相关双采样(CDS)，可提供将光电二极管耦接到偏置电压的晶体管。当所述晶体管关断时，所述光电二极管可能以对数模式操作。当所述晶体管接通时，所述浮动扩散区可被重置到基线电压电平。可将所述线性模式和所述对数模式产生的图像进行结合以形成具有闪烁抑制的高动态范围图像。

【技术实现步骤摘要】
利用相关双采样的对数像素相关申请的交叉引用本申请要求由JefferyBeck专利技术的、提交于2016年2月22日的名称为“LogarithmicPixelswithCorrelatedDoubleSampling”(利用相关双采样的对数像素)的美国临时申第62/298120号的优先权，该申请以引用方式并入本文，并且据此要求该申请的共同主题的优先权。
技术介绍
本专利技术整体涉及成像系统，更具体地讲，涉及具有对数像素的成像系统。现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。图像传感器(有时称为成像器)可由二维图像感测像素阵列形成。每个像素包括光敏层，该光敏层接收入射光子(光)并将光子转变为电荷。有时，图像传感器被设计为使用联合图像专家组(JPEG)格式将图像提供给电子设备。图像传感器可包括对数像素或线性像素。线性像素可在一定积聚时间内在光敏层中聚积电荷。在积聚时间完成之后，可对聚积的电荷进行转移和采样。与聚积的电荷相关联的采样的电压可与入射光的强度成比例。作为另外一种选择，对数像素可连续地测量光强度而不聚积电荷。在任何时刻，对数像素中的电压可被采样，该电压与入射光的强度的对数成比例。因为对数像素持续地测量入射光的照射，所以可能难以从样本中去除噪声。因此对数像素可能受到像素固定的模式噪声的影响。因此，希望提供改善的对数像素。附图说明图1为可包括根据本专利技术实施例的图像传感器的示例性电子设备的示意图。图2为根据本专利技术实施例的示例性像素阵列和相关读出电路的示意图，所述读出电路用于从像素阵列读出图像信号。图3是根据本专利技术实施例的示例性成像像素的示意图，该成像像素可在利用相关双采样的对数模式下使用。图4是根据本专利技术实施例的示例性时序方案的示意图，该时序方案用于当成像像素以线性模式操作时使成像像素中的各个晶体管生效。图5是根据本专利技术实施例的示例性时序方案的示意图，该时序方案用于当成像像素以对数模式操作时使成像像素中的各个晶体管生效。图6是根据本专利技术实施例的用于使成像像素以对数模式操作的示例性步骤的示意图。图7是根据本专利技术实施例的用于使成像像素以线性模式和对数模式操作的示例性步骤的示意图。具体实施方式本专利技术的实施例涉及具有可以对数模式操作的像素的图像传感器。图1中示出了可包括对数像素的示例性电子设备。电子设备10可以是数字照相机、计算机、移动电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括图像传感器16和一个或多个镜头14。在操作期间，镜头14将光聚焦到图像传感器16上。图像传感器16包括将光转换成数字数据的光敏元件(如，像素)。图像传感器可具有任何数量(如，数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如，百万像素)。例如，图像传感器16可包括偏置电路(如，源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字(ADC)转换器电路、数据输出电路、存储器(如，缓冲电路)、寻址电路等。可将来自图像传感器16的静态图像数据和视频图像数据提供给处理电路18。处理电路18可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。处理电路18也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置(有时称为片上系统(SOC)布置)中，图像传感器16和处理电路18在共用集成电路上实现。使用单个集成电路来实现图像传感器16和处理电路18可有助于降低成本。不过，这仅为示例性的。如果需要，图像传感器16和处理电路18可使用单独的集成电路来实现。处理电路18可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。如图2所示，图像传感器16可包括包含被布置成行和列的图像传感器像素22(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路24(其可包括例如图像信号处理电路)。阵列20可包含例如几百或几千行以及几百或几千列图像传感器像素22。控制电路24可耦接到行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号，例如，重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素22。可将一根或多根导线(例如，列线32)耦接到阵列20中的各列像素22。列线32可用于读出来自像素22的图像信号以及用于将偏置信号(如，偏置电流或偏置电压)提供给像素22。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的像素行，并且可沿列线32读出由该像素行中的图像像素22生成的图像信号。图像读出电路28可通过列线32接收图像信号(如，由像素22生成的模拟像素值)。图像读出电路28可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模拟/数字转换(ADC)电路、偏置电路、列存储器、用于选择性启用或禁用列电路的闩锁电路或者耦接到阵列20中的一个或多个像素列以用于操作像素22以及用于读出来自像素22的图像信号的其他电路。读出电路28中的ADC电路可将从阵列20接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路28可针对一个或多个像素列中的像素通过路径25将数字像素数据提供给控制和处理电路24和/或处理器18(图1)。图3中示出了示例性图像像素。如图所示，像素22可包括光电二极管34。光电二极管34可为钉扎光电二极管。光电二极管34可为由掺杂半导体材料(例如硅)形成的n型光电二极管。光电二极管34可耦接到晶体管36和晶体管38。晶体管36可称为抗光晕(AB)晶体管，晶体管38可称为转移(TX)晶体管。当暴露于入射光时，光电二极管34可生成电荷。如果转移晶体管38和抗光晕晶体管36两者都关断(或断开)，则生成的电荷可聚积在光电二极管中。如果使抗光晕晶体管生效，则光电二极管可耦接到偏置电压40(VAA)。当耦接到偏置电压40时，光电二极管34的所有电荷可被清除。如果抗光晕晶体管36关断(或断开)并且转移晶体管38生效，则来自光电二极管34的电荷可通过转移晶体管。像素22还可包括浮动扩散区42。浮动扩散(FD)区42可使用掺杂半导体区域(如，通过离子注入、杂质扩散或其他掺杂技术形成于硅衬底中的掺杂硅区域)来实现。掺杂半导体区域(即浮动扩散，FD)表现出可用于存储从光电二极管34转移来的电荷的电容。源极跟随器晶体管46可将与浮动扩散区42上的所存储电荷相关联的信号传输到行选择晶体管44。源极跟随器晶体管46可耦接到偏置电压52(VAA)。当期望读出浮动扩散区处的电荷的值时，可使行选择(RS)晶体管44生效。当使RS晶体管生效时，在输出路径48上产生表示浮动扩散区42上的电荷量的对应信号VOUT。在典型配置中，存在多行和多列像素，诸如给定图像传感器的图像传感器像素阵列中的像素22。垂直导电路径(例如路径50)可与每列像素相关联。像素22还可包括控制晶体管54。在某些情况下，像素22可作为线性像素操作。当像素22作为线性像素操本文档来自技高网...

【技术保护点】
一种操作成像像素的方法，其中所述成像像素包括：光电二极管、耦接在所述光电二极管和第一偏置电压之间的第一晶体管、耦接在所述光电二极管和第二偏置电压之间的第二晶体管，以及浮动扩散区，所述方法包括：禁用所述第一晶体管；使所述第二晶体管生效；在禁用所述第一晶体管并使所述第二晶体管生效之后，对所述浮动扩散区处的第一电压电平进行采样；在对所述浮动扩散区处的所述第一电压电平进行采样之后，使所述第一晶体管生效；以及在使所述第一晶体管生效之后，对所述浮动扩散区处的第二电压电平进行采样。

【技术特征摘要】
2016.02.22 US 62/298,120;2016.06.06 US 15/174,5061.一种操作成像像素的方法，其中所述成像像素包括：光电二极管、耦接在所述光电二极管和第一偏置电压之间的第一晶体管、耦接在所述光电二极管和第二偏置电压之间的第二晶体管，以及浮动扩散区，所述方法包括：禁用所述第一晶体管；使所述第二晶体管生效；在禁用所述第一晶体管并使所述第二晶体管生效之后，对所述浮动扩散区处的第一电压电平进行采样；在对所述浮动扩散区处的所述第一电压电平进行采样之后，使所述第一晶体管生效；以及在使所述第一晶体管生效之后，对所述浮动扩散区处的第二电压电平进行采样。2.根据权利要求1所述的方法，其中所述成像像素包括耦接在所述第二晶体管和所述光电二极管之间的第三晶体管，所述方法还包括：在对所述浮动扩散区处的所述第一电压电平进行采样之前，使所述第三晶体管生效。3.根据权利要求2所述的方法，其中使所述第一晶体管生效导致在所述光电二极管中生成的电荷流过所述第一晶体管并离开所述成像像素。4.根据权利要求2所述的方法，其中禁用所述第一晶体管、使所述第二晶体管生效并且使所述第三晶体管生效导致所述浮动扩散区对入射光具有对数响应。5.根据权利要求2所述的方法，其中禁用所述第一晶体管、使所述第二晶体管生效并且使所述第三晶体管生效导致光电流流过所述第二晶体管和所述第三晶体管。6.根据权利要求2所述的方法，其中对所述第一电压电平进行采样包括：在所述第一晶体管被禁用、所述第二晶体管生效并且所述第三晶体管生效时对所述第一电压电平进行采样。7.根据权利要求6所述的方法，其中对所述浮动扩散区处的所述第二电压电平进行采样包括：在所述第一晶体管生效、所述第二晶体管生效并且所述第三晶体管生效时对所述第二电压电平进行采样。8.根据权利要求1所述的方法，还包括：利用处理电路从所述第一电压电平的样本中减去所述第二电压电平的样本。9.根据权利要求1所述的方法，其中在对所述浮动扩散区处的所述第一电压电平进行采样之后...

【专利技术属性】
技术研发人员：J·贝克，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国,US