非易失性存储设备制造技术

一种非易失性存储设备，包括非易失性存储单元阵列、页缓冲器电路、数据输入/输出电路和控制逻辑，其中N位存储在单个存储单元中(N是大于或等于2的整数)，页缓冲器电路电连接至非易失性存储单元阵列。页缓冲器电路包括被配置为临时存储数据的至少N个锁存器。连接至页缓冲器电路的数据输入/输出电路接收编程的输入数据，并将该输入数据提供至页缓冲器电路。控制逻辑控制页缓冲器电路并在从数据输入/输出电路接收编程单元的所有输入数据之前初始化目标锁存器的值。

【技术实现步骤摘要】
非易失性存储设备相关申请的交叉引用本专利申请要求于2016年2月23日提交的韩国专利申请第10-2016-0021109号的优先权，其全部内容通过引用并入本文。
本公开涉及半导体存储设备，更具体地，涉及非易失性存储设备。
技术介绍
半导体存储设备可以包括诸如DRAM和/或SRAM的易失性存储器。半导体存储设备还可以包括诸如EEPROM、FRAM、PRAM、MRAM、闪存等非易失性存储器。易失性存储器在断电时可能丢失存储在其中的数据，而非易失性存储器即使在断电时也可保留存储在其中的数据。具体地，闪存设备可以具有诸如高编程速度、低功耗、大储存容量等优点。为此，包括闪存设备的闪存系统可以广泛地用作数据储存介质。闪存的集成度已普遍地增加来满足用户的要求，诸如优越的性能和价格竞争力。然而，考虑到制造工艺，常规二维闪存在提高集成度方面具有局限性。已经提出了三维闪存来克服该局限性。
技术实现思路
本公开的实施例提供了一种具有非易失性存储单元阵列以及页缓冲器电路的非易失性存储设备，在该非易失性存储单元阵列中N位存储在单个存储单元(N是大于或等于2的整数)中，该页缓冲器电路电连接至非易失性存储单元阵列。页本文档来自技高网...

【技术保护点】
一种非易失性存储设备，包括：非易失性存储单元阵列，包括存储单元，每个存储单元存储N位，N是大于或等于2的整数；页缓冲器电路，电连接至所述非易失性存储单元阵列，所述页缓冲器电路包括被配置为临时存储数据的至少N个锁存器；数据输入/输出电路，连接至所述页缓冲器电路，并被配置为接收要编程的编程输入数据，并将所述输入数据提供至所述页缓冲器电路；以及控制逻辑，被配置为控制所述页缓冲器电路并在从所述数据输入/输出电路接收编程单元的所有输入数据之前初始化目标锁存器的值。

【技术特征摘要】
2016.02.23 KR 10-2016-00211091.一种非易失性存储设备，包括：非易失性存储单元阵列，包括存储单元，每个存储单元存储N位，N是大于或等于2的整数；页缓冲器电路，电连接至所述非易失性存储单元阵列，所述页缓冲器电路包括被配置为临时存储数据的至少N个锁存器；数据输入/输出电路，连接至所述页缓冲器电路，并被配置为接收要编程的编程输入数据，并将所述输入数据提供至所述页缓冲器电路；以及控制逻辑，被配置为控制所述页缓冲器电路并在从所述数据输入/输出电路接收编程单元的所有输入数据之前初始化目标锁存器的值。2.根据权利要求1所述的非易失性存储设备，还包括目标锁存管理器，所述目标锁存管理器被配置为在接收所有输入数据之前，响应于目标锁存命令来初始化所述目标锁存器的值。3.根据权利要求2所述的非易失性存储设备，其中，所述目标锁存管理器在接收所有输入数据之后将所述输入数据发送至目标锁存器。4.根据权利要求1所述的非易失性存储设备，还包括目标锁存管理器，所述目标锁存管理器被配置为在接收所有输入数据之前，参考对应于所述输入数据的列地址和行地址来初始化所述目标锁存器的值。5.根据权利要求1所述的非易失性存储设备，其中，所述页缓冲器电路还包括缓存锁存器，所述缓存锁存器响应于编程命令并且在所述目标锁存器的值被初始化之前被初始化。6.根据权利要求1所述的非易失性存储设备，其中，所述输入数据是第一数据，并且所述目标锁存器是对应于所述第一数据的第一锁存器。7.根据权利要求6所述的非易失性存储设备，其中，所述第一数据是最低有效位(LSB)数据，并且所述第一锁存器是LSB锁存器。8.根据权利要求6所述的非易失性存储设备，其中，所述第一数据是中心有效位(CSB)数据，并且所述第一锁存器是CSB锁存器。9.根据权利要求6所述的非易失性存储设备，其中，所述第一数据是最高有效位(MSB)数据，并且所述第一锁存器是MSB锁存器。10.根据权利要求1所述的非易失性存储设备，其中，所述编程单元的所有输入数据构成16千字节和单个页单元。11.根据权利要求1所述的非易失性存储设备，其中，当提供了15.8千字节的输入数据时，所述控制逻辑初始化所述目标锁存器的值。12.根据权利要求1所述的非易失性存储设备，其中，所述非易失性存储单元阵列具有三维结构，在所述三维结构中所述存储单元垂直地堆叠在衬底上。13.一种非易失性存储设备，包括：存储单元阵列，包括多个存储单元；页缓冲器电路，临时存储从存储控制器接收的数据，并将临时存储的数据传送至所述存储单元阵列，所述页缓冲器电路包括缓存锁存器、第一锁存器和第二锁存器；以及控制电路，其控制所述存储单元阵列和所述页缓冲器电路的操作，其中，在所述控制电路从所述存储控制器接收第二编程命令的同时，所述控制电路控制所述页缓冲器电路以将存储在所述缓存锁存器中的、对应于从存储控...

【专利技术属性】
技术研发人员：郑凤吉，金炯坤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR