存储器管理方法、存储器控制电路单元与存储器存储装置制造方法及图纸

本发明专利技术提供一种存储器管理方法、存储器控制电路单元与存储器存储装置。本方法包括：判断初始地设定为基于第一程序化模式来程序化的第一实体抹除单元的第一磨耗数值是否与初始地设定为基于第二程序化模式来程序化的第二实体抹除单元的第二磨耗数值满足一相对关系。倘若第一磨耗数值与第二磨耗数值不满足所述相对关系时，从所述第二实体抹除单元之中选择至少一第三实体抹除单元。本方法还包括：基于第一程序化模式程序化至少一第三实体抹除单元，以储存从主机系统接收的第一数据至至少一第三实体抹除单元。本发明专利技术可改善因单阶储存单元区域与多阶储存单元区域的磨损情况不同所导致的存储器存储装置的整体寿命的下降。

【技术实现步骤摘要】
内存管理方法、内存控制电路单元与内存储存装置
本专利技术涉及一种内存管理方法、内存控制电路单元与内存储存装置，尤其涉及用于可复写式非易失性内存模块的内存管理方法及使用此方法的内存控制电路单元与内存储存装置。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性内存(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，特别适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以闪存作为储存媒体的内存储存装置。因此，近年闪存产业成为电子产业中相当热门的一环。一般来说，依据每个记忆胞可储存的位数，反及(NAND)型闪存可区分为单阶储存单元(SingleLevelCell,SLC)NAND型闪存、多阶储存单元(MultiLevelCell,MLC)NAND型闪存与三阶储存单元(TrinaryLevelCell,TLC)NAND型闪存。其中SLCNAND型闪存的每个记忆胞可储存1个位的数据(即，“1”与“0”)，MLCNAND型闪存的每个记忆胞可储存2个位的数据(即，“11”、“10”、“01”与“00”)并且TLCNAND型闪存的每个记忆胞可储存3个位的数据(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”与“000”)。以SLCNAND型闪存与MLCNAND型闪存为例，SLCNAND型闪存使用一组高低电压以区分出两种电荷值(即，“1”与“0”)，而MLCNAND型闪存采用较高的电压驱动，并通过不同级别的电压记录2个位的数据，因此，MLCNAND型闪存的数据记录的密度会比SLCNAND型闪存多一倍。此外，由于SLCNAND型闪存结构简单，其在写入数据时电压变化较小，所以寿命较长；而MLCNAND型闪存则为了增加记录空间，其电压区间较小且在写入数据时电压变化较频繁，需要更多的循环冗余校验(CyclicRedundancyCheck,CRC)空间，因此MLCNAND型闪存在寿命方面仅约可承受1万次的读写，远低于SLCNAND型闪存的10万次。综合而言，SLCNAND型闪存在寿命和性能方面拥有独特的优势，不过容量较低且价格昂贵，而MLCNAND型闪存虽然在容量方面有优势，但在速度和寿命方面却存在先天的不足。为了能够在不影响闪存效能的情况下有效降低成本，目前的做法倾向在可复写式非易失性内存中同时配置SLC与MLC(或TLC)两种不同形态的区域，并利用较快速的SLC区域来记录较重要、需要频繁读取的信息与管理用的表格，利用较低成本的MLC区域来记录一般的档案数据，由此可兼顾闪存低成本高效能的需求。由于对SLC区域与MLC区域之不同的使用行为会造成此两个区域的磨损情况不同，因此，在经常发生断电的内存储存装置中，由于常常需要更新数据与重建表格，因此会造成SLC区域的磨损程度升高；反之，在经常写入大量随机数据的内存储存装置中，则容易造成MLC区域的磨损程度升高，据此，当其中一个区域的寿命提前结束，则相当于内存储存装置的整体寿命的结束，且当其中一个区域的磨损特别严重时，更大幅缩短内存储存装置的整体寿命。以往在可复写式非易失性内存的管理中，仅会使用SLC区域来记录上述较重要且需要频繁读取的信息与表格，因此为了确保存放此些特定信息与表格的SLC区域有足够的空间可以运用，会预先配置出足够大的空间给SLC区域，因而造成存放数据的MLC区域(或TLC区域)被压缩。
技术实现思路
本专利技术提供一种内存管理方法、内存控制电路单元与内存储存装置，可改善因SLC区域与MLC区域的磨损情况不同所导致的内存储存装置的整体寿命的下降。本专利技术的一范例实施例提供一种内存管理方法，其用于可复写式非易失性内存模块，其中所述可复写式非易失性内存模块包括多个实体抹除单元，其中所述实体抹除单元包括多个第一实体抹除单元与多个第二实体抹除单元，其中所述第一实体抹除单元被配置为基于第一程序化模式来程序化，其中所述第二实体抹除单元被初始地配置为基于第二程序化模式来程序化，其中所述数据程序化方法包括：从主机系统接收第一数据，且此第一数据欲被储存至至少一第一逻辑单元；判断所述第一实体抹除单元的第一磨耗数值是否与所述第二实体抹除单元的第二磨耗数值满足一相对关系；倘若第一磨耗数值与第二磨耗数值不满足所述相对关系时，从所述第二实体抹除单元之中选择至少一第三实体抹除单元；以及基于第一程序化模式程序化至少一第三实体抹除单元，以储存第一数据至至少一第三实体抹除单元，并且将至少一第一逻辑单元映像至至少一第三实体抹除单元。在本专利技术的一范例实施例中，上述内存管理方法，还包括：倘若第一磨耗数值与第二磨耗数值满足所述相对关系时，从所述第一实体抹除单元之中选择至少一第四实体抹除单元；以及基于第一程序化模式程序化至少一第四实体抹除单元，以储存第一数据至至少一第四实体抹除单元，并且将至少一第一逻辑单元映像至至少一第四实体抹除单元。在本专利技术的一范例实施例中，上述内存管理方法，还包括：判断至少一第一逻辑单元是否为使用频繁的逻辑单元；以及在至少一第一逻辑单元为使用频繁的逻辑单元时，执行判断所述第一磨耗数值与所述第二磨耗数值是否满足所述相对关系的步骤。在本专利技术的一范例实施例中，上述判断至少一第一逻辑单元是否为使用频繁的逻辑单元的步骤包括：判断至少一第一逻辑单元的使用次数值是否大于使用次数门槛值；以及当至少一第一逻辑单元的使用次数值大于使用次数门槛值时，将至少一第一逻辑单元设为使用频繁的逻辑单元。在本专利技术的一范例实施例中，上述内存管理方法，还包括：在所述至少一第三实体抹除单元被抹除后，配置所述至少一第三实体抹除单元基于第二程序化模式来程序化。在本专利技术的一范例实施例中，上述相对关系为第一磨耗数值不大于第二磨耗数值。所述第一磨耗数值为所述第一实体抹除单元的抹除次数、读取次数、程序化次数、错误更正码的错误位数与低密度奇偶校正码总和的其中之一或其组合，且所述第二磨耗数值为所述第二实体抹除单元的抹除次数、读取次数、程序化次数、错误更正码的错误位数与低密度奇偶校正码总和的其中之一或其组合。在本专利技术的一范例实施例中，上述第一磨耗数值为所述第一实体抹除单元的抹除次数，且所述第二磨耗数值为所述第二实体抹除单元的抹除次数。每一个第一实体抹除单元的第一最大抹除次数大于每一个第二实体抹除单元的第二最大抹除次数，且所述第一实体抹除单元的总数量小于所述第二实体抹除单元的总数量。所述内存管理方法还包括：为所述第一实体抹除单元记录第一总抹除次数，以及为所述第二实体抹除单元的记录第二总抹除次数；以及每当抹除所述第一实体抹除单元的至少其中之一时计数第一总抹除次数，且每当抹除第二实体抹除单元的至少其中之一时计数第二总抹除次数。在本专利技术的一范例实施例中，上述判断所述第一实体抹除单元的第一磨耗数值是否与所述第二实体抹除单元的第二磨耗数值满足所述相对关系的步骤之前，还包括：根据所述第一最大抹除次数与所述第一实体抹除单元的总数量获得所述第一实体抹除单元的第一最大总抹除次数；根据所述第二最大抹除次数与所述第二实体抹除单元的总数量获得所述第二实体抹除单元的第二最大总抹除次数；根据所述第一本文档来自技高网...

【技术保护点】
一种内存管理方法，用于可复写式非易失性内存模块，其特征在于，所述可复写式非易失性内存模块具有多个实体抹除单元，其中所述多个实体抹除单元包括多个第一实体抹除单元与多个第二实体抹除单元，所述内存管理方法包括：初始地配置所述多个第一实体抹除单元基于第一程序化模式来程序化，以及所述多个第二实体抹除单元基于第二程序化模式来程序化；从主机系统接收第一数据，其中所述第一数据欲被储存至至少一第一逻辑单元；判断所述多个第一实体抹除单元的第一磨耗数值是否与所述多个第二实体抹除单元的第二磨耗数值满足相对关系；倘若所述第一磨耗数值与所述第二磨耗数值不满足所述相对关系时，从所述多个第二实体抹除单元之中选择至少一第三实体抹除单元；以及基于所述第一程序化模式程序化所述至少一第三实体抹除单元，以储存所述第一数据至所述至少一第三实体抹除单元，并且将所述至少一第一逻辑单元映像至所述至少一第三实体抹除单元。

【技术特征摘要】
1.一种内存管理方法，用于可复写式非易失性内存模块，其特征在于，所述可复写式非易失性内存模块具有多个实体抹除单元，其中所述多个实体抹除单元包括多个第一实体抹除单元与多个第二实体抹除单元，所述内存管理方法包括：初始地配置所述多个第一实体抹除单元基于第一程序化模式来程序化，以及所述多个第二实体抹除单元基于第二程序化模式来程序化；从主机系统接收第一数据，其中所述第一数据欲被储存至至少一第一逻辑单元；判断所述多个第一实体抹除单元的第一磨耗数值是否与所述多个第二实体抹除单元的第二磨耗数值满足相对关系；倘若所述第一磨耗数值与所述第二磨耗数值不满足所述相对关系时，从所述多个第二实体抹除单元之中选择至少一第三实体抹除单元；以及基于所述第一程序化模式程序化所述至少一第三实体抹除单元，以储存所述第一数据至所述至少一第三实体抹除单元，并且将所述至少一第一逻辑单元映像至所述至少一第三实体抹除单元。2.根据权利要求1所述的内存管理方法，其特征在于，还包括：倘若第一磨耗数值与所述第二磨耗数值满足所述相对关系时，从所述多个第一实体抹除单元之中选择至少一第四实体抹除单元；以及基于所述第一程序化模式程序化所述至少一第四实体抹除单元，以储存所述第一数据至所述至少一第四实体抹除单元，并且将所述至少一第一逻辑单元映像至所述至少一第四实体抹除单元。3.根据权利要求1所述的内存管理方法，其特征在于，还包括：判断所述至少一第一逻辑单元是否为使用频繁的逻辑单元；以及在所述至少一第一逻辑单元为使用频繁的逻辑单元时，执行判断所述第一磨耗数值与所述第二磨耗数值是否满足所述相对关系的步骤。4.根据权利要求3所述的内存管理方法，其特征在于，判断所述至少一第一逻辑单元是否为使用频繁的逻辑单元的步骤包括：判断所述至少一第一逻辑单元的使用次数值是否大于使用次数门槛值；以及当所述至少一第一逻辑单元的使用次数值大于所述使用次数门槛值时，将所述至少一第一逻辑单元设为使用频繁的逻辑单元。5.根据权利要求1所述的内存管理方法，其特征在于，还包括：在所述至少一第三实体抹除单元被抹除后，配置所述至少一第三实体抹除单元基于所述第二程序化模式来程序化。6.根据权利要求1所述的内存管理方法，其特征在于，所述相对关系为所述第一磨耗数值不大于所述第二磨耗数值，其中所述第一磨耗数值为所述多个第一实体抹除单元的抹除次数、读取次数、程序化次数、错误更正码的错误位数与低密度奇偶校正码总和的其中之一或其组合，且所述第二磨耗数值为所述多个第二实体抹除单元的抹除次数、读取次数、程序化次数、错误更正码的错误位数与低密度奇偶校正码总和的其中之一或其组合。7.根据权利要求1所述的内存管理方法，其特征在于，所述第一磨耗数值为所述多个第一实体抹除单元的抹除次数，且所述第二磨耗数值为所述多个第二实体抹除单元的抹除次数，其中每一个第一实体抹除单元的一第一最大抹除次数大于每一个第二实体抹除单元的一第二最大抹除次数，且所述多个第一实体抹除单元的总数量小于所述多个第二实体抹除单元的总数量，其中所述内存管理方法还包括：为所述多个第一实体抹除单元记录第一总抹除次数，以及为所述多个第二实体抹除单元的记录第二总抹除次数；以及每当抹除所述多个第一实体抹除单元的至少其中之一时计数所述第一总抹除次数，且每当抹除所述多个第二实体抹除单元的至少其中之一时计数所述第二总抹除次数。8.根据权利要求6所述的内存管理方法，其特征在于，判断所述多个第一实体抹除单元的所述第一磨耗数值是否与所述多个第二实体抹除单元的所述第二磨耗数值满足所述相对关系的步骤之前，还包括：根据所述第一最大抹除次数与所述多个第一实体抹除单元的总数量获得所述多个第一实体抹除单元的第一最大总抹除次数；根据所述第二最大抹除次数与所述多个第二实体抹除单元的总数量获得所述多个第二实体抹除单元的第二最大总抹除次数；根据所述第一最大总抹除次数与所述第二最大总抹除次数的比值获得权重值；以及根据所述权重值将所述第一磨耗数值设为所述第一总抹除次数，以及将所述第二磨耗数值设为所述第二总抹除次数。9.根据权利要求6所述的内存管理方法，其特征在于，判断所述多个第一实体抹除单元的所述第一磨耗数值是否与所述多个第二实体抹除单元的所述第二磨耗数值满足所述相对关系的步骤之前，还包括：根据所述第一总抹除次数与所述多个第一实体抹除单元的总数量获得对应每一个第一实体抹除单元的第一平均抹除次数，且将所述第一磨耗数值设为所述第一平均抹除次数；以及根据所述第二总抹除次数与所述多个第二实体抹除单元的总数量获得对应每一个第二实体抹除单元的第二平均抹除次数，且将所述第二磨耗数值设为所述第二平均抹除次数。10.根据权利要求1所述的内存管理方法，其特征在于，若所述多个实体抹除单元中的一个记忆胞被基于所述第一程序化模式来程序化，则第一数目的位数据被储存至所述记忆胞，其中若所述记忆胞被基于所述第二程序化模式来程序化，则第二数目的位数据被储存至所述记忆胞，其中所述第一数目小于所述第二数目。11.一种内存控制电路单元，用于控制可复写式非易失性内存模块，其特征在于，所述可复写式非易失性内存模块包括多个实体抹除单元，其中所述多个实体抹除单元包括多个第一实体抹除单元与多个第二实体抹除单元，其中所述内存控制电路单元包括：主机接口，用以耦接至主机系统；内存接口，用以耦接至所述可复写式非易失性内存模块；以及内存管理电路，耦接至所述主机接口与所述内存接口，其中所述内存管理电路用以初始地配置所述多个第一实体抹除单元基于第一程序化模式来程序化，以及所述多个第二实体抹除单元基于第二程序化模式来程序化，其中所述内存管理电路更用以从所述主机系统接收第一数据，其中所述第一数据欲被储存至至少一第一逻辑单元，其中所述内存管理电路更用以判断所述多个第一实体抹除单元的第一磨耗数值是否与所述多个第二实体抹除单元的第二磨耗数值满足相对关系，其中倘若判定所述第一磨耗数值与所述第二磨耗数值不满足所述相对关系时，所述内存管理电路更用以从所述多个第二实体抹除单元之中选择至少一第三实体抹除单元，其中所述内存管理电路更用以发送第一写入指令序列以指示基于所述第一程序化模式程序化所述至少一第三实体抹除单元，以储存所述第一数据至所述至少一第三实体抹除单元，并且将所述至少一第一逻辑单元映像至所述至少一第三实体抹除单元。12.根据权利要求11所述的内存控制电路单元，其特征在于，倘若判定所述第一磨耗数值与所述第二磨耗数值满足所述相对关系时，所述内存管理电路更用以从所述多个第一实体抹除单元之中选择至少一第四实体抹除单元，其中所述内存管理电路更用以发送第二写入指令序列以指示基于所述第一程序化模式程序化所述至少一第四实体抹除单元，以储存所述第一数据至所述至少一第四实体抹除单元，并且将所述至少一第一逻辑单元映像至所述至少一第四实体抹除单元。13.根据权利要求11所述的内存控制电路单元，其特征在于，所述内存管理电路更用以判断所述至少一第一逻辑单元是否为使用频繁的逻辑单元，其中在判定所述至少一第一逻辑单元为使用频繁的逻辑单元时，所述内存管理电路更用以执行判断所述第一磨耗数值与所述第二磨耗数值是否满足所述相对关系的操作。14.根据权利要求13所述的内存控制电路单元，其特征在于，在断所述至少一第一逻辑单元是否为使用频繁的逻辑单元的操作中，所述内存管理电路更用以判断所述至少一第一逻辑单元的使用次数值是否大于使用次数门槛值，其中当判定所述至少一第一逻辑单元的使用次数值大于所述使用次数门槛值时，所述内存管理电路更用以将所述至少一第一逻辑单元设为使用频繁的逻辑单元。15.根据权利要求11所述的内存控制电路单元，其特征在于，在所述至少一第三实体抹除单元被抹除后，所述内存管理电路更用以配置所述至少一第三实体抹除单元基于所述第二程序化模式来程序化。16.根据权利要求11所述的内存控制电路单元，其特征在于，所述相对关系为所述第一磨耗数值不大于所述第二磨耗数值，其中所述第一磨耗数值为所述多个第一实体抹除单元的抹除次数、读取次数、程序化次数、错误更正码的错误位数与低密度奇偶校正码总和的其中之一或其组合，且所述第二磨耗数值为所述多个第二实体抹除单元的抹除次数、读取次数、程序化次数、错误更正码的错误位数与低密度奇偶校正码总和的其中之一或其组合。17.根据权利要求11所述的内存控制电路单元，...

【专利技术属性】
技术研发人员：吴学渊，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71