用于静电放电保护的栅耦合NMOS器件制造技术

根据一个实施例的栅耦合NMOS器件包括：P型阱区、N型阱区和N沟道MOS晶体管、N

Grid coupled NMOS device for electrostatic discharge protection

The gate coupled NMOS device according to one embodiment includes a P type well region, a N type well region and a N channel, a MOS transistor, and a N

【技术实现步骤摘要】
用于静电放电保护的栅耦合NMOS器件相关申请的交叉引用本申请要求于2016年2月12日提交的申请号为10-2016-0016569的韩国专利申请的优先权，其全部内容通过引用合并于此。
本申请的各种实施例涉及一种静电放电(ESD)保护技术，更具体地，涉及用于ESD保护的栅耦合NMOS器件。
技术介绍
半导体器件通常包括ESD保护电路，ESD保护电路在焊盘与内部电路之间，用于保护内部电路。当连接至微芯片的外部引脚的焊盘接触带电的人体、充电的机器，或者电荷可以累积在电路内部时，会产生静电。ESD保护电路避免了由于放电至内部电路中或者流入内部电路中的静电所引起的芯片故障。在制造微芯片时，用于设计一种免于ESD应力的保护电路的技术是芯片设计的主要技术之一。在用于ESD应力的保护电路的设计中所使用的器件称作为ESD保护器件。有用于保护微芯片免受ESD应力的各种类型的ESD保护器件。在下文中，被称为GGNMOSESD保护器件的栅接地NMOS可以是最常用的ESD保护器件。GGNMOS通过寄生双极结晶体管的漏极与衬底之间的结击穿来导通寄生双极结晶体管，从而执行ESD操作。然而，已经记录了用于NMOS的本文档来自技高网...

【技术保护点】
一种栅耦合NMOS器件，包括：P型阱区；N型阱区，包围P型阱区；N沟道MOS晶体管，设置在P型阱区中；N

【技术特征摘要】
2016.02.12 KR 10-2016-00165691.一种栅耦合NMOS器件，包括：P型阱区；N型阱区，包围P型阱区；N沟道MOS晶体管，设置在P型阱区中；N+型抽头区，设置在N型阱区中；第一导电层，通过插置第一绝缘层而设置在N型阱区之上，并且与N型阱区和第一绝缘层组成MOS电容器；以及第二导电层，通过插置第二绝缘层而设置在N型阱区之上，并且组成电阻器，其中，第一导电层的第一端部接触第二导电层的第一端部。2.根据权利要求1所述的栅耦合NMOS器件，其中，N型阱区的内侧直接接触P型阱区的一个侧面。3.根据权利要求1所述的栅耦合NMOS器件，还包括：深N阱区，包围P型阱区和N型阱区。4.根据权利要求1所述的栅耦合NMOS器件，还包括：P+型接触区，设置在P型阱区中。5.根据权利要求4所述的栅耦合NMOS器件，还包括：有源区，设置在P型阱区中，其中，N沟道MOS晶体管设置在有源区中，以及其中，P+型接触区设置成与有源区间隔开并且包围有源区。6.根据权利要求1所述的栅耦合NMOS器件，其中，N+型抽头区与P型阱区间隔开，并且包围P型阱区。7.根据权利要求6所述的栅耦合NMOS器件，其中，N+型抽头区具有封闭的矩形环形状。8.根据权利要求7所述的栅耦合NMOS器件，其中，第一绝缘层和第一导电层包围N+型抽头区的第一侧壁至第三侧壁。9.根据权利要求8所述的栅耦合NMOS器件，其中，第一绝缘层和第一导电层的内侧壁与N+型抽头区的外侧壁对齐。10.根据权利要求8所述的栅耦合NMOS器件，其中，第二绝缘层和第二导电层设置成平行于N+型抽头区的第四侧壁，以及其中，第四侧壁不被...

【专利技术属性】
技术研发人员：金度熙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR