半导体装置及其制造方法制造方法及图纸

一种半导体装置包括从基板向上突出的第一和第二有源图案、交叉第一和第二有源图案且在第一方向上延伸的栅电极、在第一有源图案上且在栅电极的至少一侧的第一源极/漏极区域、以及在第二有源图案上且在栅电极的至少一侧的第二源极/漏极区域。第一和第二源极/漏极区域具有彼此不同的导电类型，并且第二源极/漏极区域具有与所述第二有源图案的顶表面接触的底表面，并且第二源极/漏极区域的底表面的高度低于第一源极/漏极区域的与第一有源图案的顶表面接触的底表面。第一有源图案具有小于第二有源图案的第二宽度的第一宽度。

【技术实现步骤摘要】
半导体装置及其制造方法
本公开的示例性实施例涉及具有场效应晶体管的半导体装置及其制造方法。
技术介绍
由于它们的相对小的尺寸、多功能和/或相对低成本的特性，半导体装置在电子工业中被认为是重要的元件。半导体装置可分成用于存储数据的存储装置、用于处理数据的逻辑装置和包括存储元件和逻辑元件二者的混合装置。为了满足对于具有相对高速度和/或相对低功耗的电子装置的增加的需要，要求具有相对高的可靠性、相对高的性能和/或多功能的半导体装置。为了满足这些技术要求，半导体装置要求提高的复杂性和/或集成密度。
技术实现思路
本专利技术构思的一些示例性实施例提供半导体装置，其中提供具有改进的电特性的场效应晶体管。本专利技术构思的一些示例性实施例提供制造半导体装置的方法，其中提供具有改进的电特性的场效应晶体管。根据本专利技术构思的一些示例性实施例，半导体装置包括从基板向上突出的第一和第二有源图案、交叉第一和第二有源图案且在第一方向上延伸的栅电极、在第一有源图案上且在栅电极的至少一侧的第一源极/漏极区域、以及在第二有源图案上且在栅电极的至少一侧的第二源极/漏极区域。第二源极/漏极区域可具有与第一源极/漏极区域不同的本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一有源图案和第二有源图案，从基板向上突出；栅电极，交叉所述第一有源图案和所述第二有源图案，所述栅电极在第一方向上延伸；第一源极/漏极区域，在所述第一有源图案上且在所述栅电极的至少一侧，所述第一源极/漏极区域具有与所述第一有源图案的第一顶表面接触的第一底表面；以及第二源极/漏极区域，在所述第二有源图案上且在所述栅电极的至少一侧，所述第二源极/漏极区域具有与所述第一源极/漏极区域的导电类型不同的导电类型，所述第二源极/漏极区域具有与所述第二有源图案的第二顶表面接触且高度低于所述第一底表面的第二底表面，其中所述第一有源图案的所述第一顶表面具有在所述第一方向上的第一宽度，并且其...

【技术特征摘要】
2015.10.26 KR 10-2015-01489611.一种半导体装置，包括：第一有源图案和第二有源图案，从基板向上突出；栅电极，交叉所述第一有源图案和所述第二有源图案，所述栅电极在第一方向上延伸；第一源极/漏极区域，在所述第一有源图案上且在所述栅电极的至少一侧，所述第一源极/漏极区域具有与所述第一有源图案的第一顶表面接触的第一底表面；以及第二源极/漏极区域，在所述第二有源图案上且在所述栅电极的至少一侧，所述第二源极/漏极区域具有与所述第一源极/漏极区域的导电类型不同的导电类型，所述第二源极/漏极区域具有与所述第二有源图案的第二顶表面接触且高度低于所述第一底表面的第二底表面，其中所述第一有源图案的所述第一顶表面具有在所述第一方向上的第一宽度，并且其中所述第二有源图案的所述第二顶表面具有在所述第一方向上的大于所述第一宽度的第二宽度。2.如权利要求1所述的装置，其中所述第一有源图案和所述第一源极/漏极区域构成NMOSFET；并且所述第二有源图案和所述第二源极/漏极区域构成PMOSFET。3.如权利要求1所述的装置，其中当在平面图中观看时，所述第一有源图案包括第一沟道区域，并且所述第二有源图案包括第二沟道区域；所述栅电极交叠所述第一沟道区域和所述第二沟道区域；并且所述第二沟道区域和所述第二源极/漏极区域之间直接接触的表面面积大于所述第一沟道区域和所述第一源极/漏极区域之间直接接触的表面面积。4.如权利要求3所述的装置，其中所述第一沟道区域和所述第二沟道区域具有在相同高度上的顶表面。5.如权利要求1所述的装置，其中所述第一源极/漏极区域包括具有第一晶格常数的材料，所述第一晶格常数等于或小于所述基板的晶格常数；并且所述第二源极/漏极区域包括具有第二晶格常数的材料，所述第二晶格常数大于所述基板的晶格常数。6.如权利要求1所述的装置，其中所述第一源极/漏极区域在所述第一方向上的最大宽度是第三宽度，并且所述第二源极/漏极区域在所述第一方向上的最大宽度是与所述第三宽度不同的第四宽度。7.如权利要求1所述的装置，还包括：器件隔离图案，在所述基板上且填充所述第一有源图案和所述第二有源图案之间的间隙区域，所述器件隔离图案包括，第一部分，具有顶表面，在平面图中所述栅电极交叠所述第一部分，以及第二部分，在所述栅电极的至少一侧，所述第二部分限定凹陷区域，所述凹陷区域具有低于所述第一部分的所述顶表面的底表面。8.如权利要求7所述的装置，其中所述凹陷区域的所述底表面低于所述第一源极/漏极区域和所述第二源极/漏极区域的所述第一底表面和所述第二底表面。9.如权利要求7所述的装置，还包括：蚀刻停止层，覆盖所述第一源极/漏极区域和所述第二源极/漏极区域以及所述器件隔离图案，所述蚀刻停止层直接覆盖所述凹陷区域的内表面。10.如权利要求1所述的装置，还包括：栅极间隔物，在所述栅电极的相对两侧；以及栅极绝缘图案，在所述栅电极与所述第一有源图案和所述第二有源图案之间，以及在所述栅电极与所述栅极间隔物之间。11.一种半导体装置，包括：成对的第一有源图案和成对的第二有源图案，从基板向上突出；器件隔离图案，填充所述第一有源图案和所述第二有源图案之间的沟槽；栅电极，交叉所述第一有源图案和所述第二有源图案，所述栅电极在第一方向上延伸；成对的第一源极/漏极区域，在所述第一有源图案中的相应的第一有源图案上且在所述栅电极的至少一侧，所述第一源极/漏极区域的每一个具有与所述第一有源图案的相应的第一顶表面接触的第一底表面；以及成对的第二源极/漏极区域，在所述第二有源图案中的相应的第二有源图案上且在所述栅电极的至少一侧，所述第二源极/漏极区域的每一个具有与所述第二有源图案的相应的第二顶表面接触的第二底表面，其中所述第一有源图案的所述第一顶表面的每一个具有在所述第一方向上的第一宽度，并且其中所述第二有源图案的所述第二顶表面的每一个具有在所述第一方向上的大于所述第一宽度的第二宽度。12.如权利要求11所述的装置，其中所述第一有源图案包括配置为用作NMOSFET的沟道区域的上部；并且所述第二有源图案包括配置为用作PMOSFET的沟道区域的上部。13.如权利要求11所述的装置，其中所述成对的第一有源图案之间在所述第一方向上的距离是第一长度；所述成对的第二有源图案之间在所述第一方向上的距离是长于所述第一长度的第二长度；并...

【专利技术属性】
技术研发人员：金奇奂，朴起宽，刘庭均，申东石，金辰昱，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR