半导体器件、二极管以及半导体结构制造技术

本实用新型专利技术涉及半导体器件、二极管以及半导体结构。一种二极管包括上部和下部电极以及连接至下部电极的第一和第二N型掺杂的半导体衬底部分。第一竖直晶体管和第二晶体管形成在第一部分中并且串联连接在电极之间。第一晶体管的栅极被N型掺杂并且耦合至上部电极。第二晶体管具有P沟道并且具有P型掺杂的栅极。第二传导类型的第一和第二掺杂区域位于第二部分中并且通过上覆有另一N型掺杂的栅极的衬底部分分离。第一掺杂区域耦合至第二晶体管的栅极。第二掺杂区域和另一栅极耦合至上部电极。

【技术实现步骤摘要】
半导体器件、二极管以及半导体结构
本申请涉及半导体部件领域，并且具体地涉及二极管，即具有带有正向电流流动方向的两个电极的电子部件。
技术介绍
图1是二极管的截面图并且对应于美国专利第9,029,921号的图5。该二极管能够具有非常小的正向电压降并且在相反的方向上承受高的电压，例如几十伏特。其例如可以用在二极管整流器中或者DC/DC功率变换器、诸如串行斩波器中。二极管1形成在位于连接至下表面的阴极K与阳极A之间的轻掺杂的N型半导体衬底3(N-)内部和顶部上。衬底3的上部部分包含P型掺杂的阱5。阱5的上部部分包括比衬底3更重地N型掺杂的阱6。与N阱6分离并且比阱5更重地P型掺杂的区域7位于阱5的上部部分中。比阱6更重地N型掺杂的区域12位于横跨N阱6的P阱5的上部部分中。在绝缘体16上的N型掺杂的多晶硅栅极14(N-POLY)覆盖阱5的位于区域12与衬底之间的部分，并且在衬底上方延伸。比阱5更重地掺杂的P型掺杂的源极区域22位于阱6的上部部分中并且与区域12接触。P型掺杂的多晶硅栅极24(P-POLY)在绝缘体26上在区域7与22之间延伸并且从而覆盖N阱6的部分。因此获得了如下N沟道竖直MOS晶体管T1：其源极对应于区域12，其漏极对应于衬底的部分27，并且其沟道形成区域对应于阱5的上部部分28。晶体管T1的栅极14覆盖衬底的沟道形成区域和部分27。还形成了如下P沟道MOS晶体管T2：其源极对应于区域22，其漏极对应于阱5，并且其沟道形成区域对应于阱6的部分29。晶体管T1的源极区域12和晶体管T2的源极区域22互连。晶体管T1的栅极14和晶体管T2的漏极区域5连接至二极管的阳极A。晶体管T1和T2串联连接在阴极K与阳极A之间，晶体管T1的栅极14连接至阳极。这样连接的两个晶体管形成传导结构35。区域37在衬底3的上部部分中从衬底的部分27远离晶体管T1的栅极14延伸。区域37耦合至晶体管T2的栅极24并且形成控制结构。当阳极与阴极之间的电压为正时，晶体管T1和T2导通。当阳极与阴极之间的电压为负时，栅极被带至阻断晶体管的电势。以上提及的专利表明，绝缘体16和26应当在栅极14和24下面很薄，使得二极管能够以低正向电压传导电流并且控制结构37能够向栅极24供应适配的电势；实际上，在这一栅极上直接施加强反向电压可能破坏绝缘体26。然而，以上二极管具有各种性能问题。期望具有性能改进的二极管。
技术实现思路
本公开的目的是提供一种半导体器件、二极管以及半导体结构，以至少部分地解决现有技术中的上述问题。根据本公开的一个方面，提供了一种半导体器件，包括：上部电极；下部电极；连接至所述下部电极的第一传导类型的第一半导体衬底部分和第二半导体衬底部分；形成在所述第一半导体衬底部分中的第一竖直晶体管，所述第一晶体管具有利用所述第一传导类型掺杂并且被耦合至所述上部电极的栅极；形成在所述第一半导体衬底部分中的第二竖直晶体管，所述第一晶体管和所述第二晶体管串联连接在所述上部电极与所述下部电极之间，所述第二晶体管具有第二传导类型的沟道并且具有所述第二传导类型的掺杂的栅极；所述第二传导类型的第一掺杂区域，位于所述第二半导体衬底部分中，所述第一掺杂区域耦合至所述第二晶体管的栅极；所述第二传导类型的第二掺杂区域，位于所述第二半导体衬底部分中并且通过所述第一传导类型的第三掺杂区域与所述第一掺杂区域分离，所述第二掺杂区域耦合至所述上部电极；以及在所述第三掺杂区域之上的所述第一传导类型的另一掺杂的栅极，所述另一掺杂的栅极耦合至所述上部电极。在一个实施例中，所述第一晶体管包括位于所述第二传导类型的第一掺杂阱中的源极区域，所述第一阱的上部部分形成所述第一晶体管的沟道区域；并且所述第二晶体管包括位于所述第一传导类型的第二掺杂阱中的源极区域，所述第二掺杂阱位于所述第一阱中，所述第二阱的上部部分形成所述第二晶体管的沟道区域。在一个实施例中，所述第二晶体管包括位于所述第一阱的部分之上的栅极。在一个实施例中，所述第一晶体管包括位于所述第二传导类型的第一掺杂阱中的源极区域，所述第一阱的上部部分形成所述第一晶体管的沟道区域；以及所述第二晶体管包括位于所述第一掺杂阱外部的沟道区域。在一个实施例中，所述第一晶体管的栅极和所述第二晶体管的栅极均通过厚度小于10nm的栅极绝缘体与所述第一衬底部分分离，并且其中所述另一掺杂的栅极通过厚度小于10nm的栅极绝缘体与所述第二衬底部分分离。在一个实施例中，所述第一掺杂区域和所述第二半导体衬底部分形成PN结。在一个实施例中，第三晶体管将所述第一掺杂区域耦合至所述第二衬底部分，所述第三晶体管在零电压处具有亚阈值操作。在一个实施例中，所述第三晶体管具有与所述另一掺杂的栅极共同的栅极。在一个实施例中，所述另一掺杂的栅极和所述第二掺杂区域环绕所述第一掺杂区域。在一个实施例中，所述第一半导体衬底部分和所述第二半导体衬底部分是相同半导体衬底的部分。在一个实施例中，所述第一半导体衬底部分是第一衬底的部分，并且所述第二半导体衬底部分是与所述第一衬底分离的第二衬底的部分。在一个实施例中，所述半导体器件包括多个第一部分和多个第二部分，每个第一部分的所述第二晶体管的栅极耦合至第二部分的第一掺杂区域。在一个实施例中，半导体器件二极管是整流桥的部分。在一个实施例中，所述半导体器件是DC-DC功率变换器的部分。根据本公开的另一方面，提供了一种二极管，包括：半导体衬底，具有上表面和与所述上表面相对的下表面；与所述半导体衬底的所述上表面相邻的上部电极；与所述半导体衬底的所述下表面相邻的下部电极；传导结构，在所述半导体衬底内设置在所述上部电极与所述下部电极之间，所述传导结构包括与p沟道晶体管串联耦合的n沟道晶体管，所述p沟道晶体管与所述衬底的所述上表面相邻设置；以及控制结构，在所述半导体衬底内设置在所述上部电极与所述下部电极之间并且与所述传导结构横向地间隔开，所述控制结构包括设置在所述半导体衬底的所述上表面处的第三晶体管，所述第三晶体管包括耦合至所述上部电极的栅极、耦合至所述p沟道晶体管的栅极的第一掺杂区域、耦合至所述上部电极的第二掺杂区域，其中所述第一掺杂区域被配置成用作电势探针；其中所述传导结构和所述控制结构被配置成使得在所述二极管的操作期间电流在所述上部电极与所述下部电极之间流动，在所述传导结构内比在所述控制结构内有更多的电流流动。在一个实施例中，所述衬底包括n掺杂的衬底，其中所述p沟道晶体管包括位于所述衬底中的p掺杂的阱中的源极区域，所述p掺杂的阱的上部部分形成所述n沟道晶体管的沟道区域，并且其中所述n沟道晶体管包括位于n掺杂的阱中的源极区域，所述n掺杂的阱位于所述p掺杂的阱中，所述n掺杂的阱的上部部分形成所述第二晶体管的沟道区域。在一个实施例中，所述衬底包括n掺杂的衬底，其中所述n沟道晶体管包括位于p掺杂的阱中的n掺杂的源极区域，所述p掺杂的阱的上部部分形成所述n沟道晶体管的沟道区域，并且其中所述p沟道晶体管包括位于n掺杂的阱中的p掺杂的源极区域，所述n掺杂的阱位于所述p掺杂的阱中，所述n掺杂的阱的上部部分形成所述p掺杂的晶体管的沟道区域。在一个实施例中，所述第二晶体管包括位于不包括所述n掺杂的阱的所述p掺杂的阱的部分之上的栅极。在一个实本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：上部电极；下部电极；连接至所述下部电极的第一传导类型的第一半导体衬底部分和第二半导体衬底部分；形成在所述第一半导体衬底部分中的第一竖直晶体管，所述第一晶体管具有利用所述第一传导类型掺杂并且被耦合至所述上部电极的栅极；形成在所述第一半导体衬底部分中的第二竖直晶体管，所述第一晶体管和所述第二晶体管串联连接在所述上部电极与所述下部电极之间，所述第二晶体管具有第二传导类型的沟道并且具有所述第二传导类型的掺杂的栅极；所述第二传导类型的第一掺杂区域，位于所述第二半导体衬底部分中，所述第一掺杂区域耦合至所述第二晶体管的栅极；所述第二传导类型的第二掺杂区域，位于所述第二半导体衬底部分中并且通过所述第一传导类型的第三掺杂区域与所述第一掺杂区域分离，所述第二掺杂区域耦合至所述上部电极；以及在所述第三掺杂区域之上的所述第一传导类型的另一掺杂的栅极，所述另一掺杂的栅极耦合至所述上部电极。

【技术特征摘要】
2016.04.15 FR 1653369;2016.04.15 FR 16533711.一种半导体器件，其特征在于，包括：上部电极；下部电极；连接至所述下部电极的第一传导类型的第一半导体衬底部分和第二半导体衬底部分；形成在所述第一半导体衬底部分中的第一竖直晶体管，所述第一晶体管具有利用所述第一传导类型掺杂并且被耦合至所述上部电极的栅极；形成在所述第一半导体衬底部分中的第二竖直晶体管，所述第一晶体管和所述第二晶体管串联连接在所述上部电极与所述下部电极之间，所述第二晶体管具有第二传导类型的沟道并且具有所述第二传导类型的掺杂的栅极；所述第二传导类型的第一掺杂区域，位于所述第二半导体衬底部分中，所述第一掺杂区域耦合至所述第二晶体管的栅极；所述第二传导类型的第二掺杂区域，位于所述第二半导体衬底部分中并且通过所述第一传导类型的第三掺杂区域与所述第一掺杂区域分离，所述第二掺杂区域耦合至所述上部电极；以及在所述第三掺杂区域之上的所述第一传导类型的另一掺杂的栅极，所述另一掺杂的栅极耦合至所述上部电极。2.根据权利要求1所述的半导体器件，其特征在于，所述第一晶体管包括位于所述第二传导类型的第一掺杂阱中的源极区域，所述第一阱的上部部分形成所述第一晶体管的沟道区域；并且所述第二晶体管包括位于所述第一传导类型的第二掺杂阱中的源极区域，所述第二掺杂阱位于所述第一阱中，所述第二阱的上部部分形成所述第二晶体管的沟道区域。3.根据权利要求2所述的半导体器件，其特征在于，所述第二晶体管包括位于所述第一阱的部分之上的栅极。4.根据权利要求1所述的半导体器件，其特征在于，所述第一晶体管包括位于所述第二传导类型的第一掺杂阱中的源极区域，所述第一阱的上部部分形成所述第一晶体管的沟道区域；以及所述第二晶体管包括位于所述第一掺杂阱外部的沟道区域。5.根据权利要求1所述的半导体器件，其特征在于，所述第一晶体管的栅极和所述第二晶体管的栅极均通过厚度小于10nm的栅极绝缘体与所述第一衬底部分分离，并且其中所述另一掺杂的栅极通过厚度小于10nm的栅极绝缘体与所述第二衬底部分分离。6.根据权利要求1所述的半导体器件，其特征在于，所述第一掺杂区域和所述第二半导体衬底部分形成PN结。7.根据权利要求1所述的半导体器件，其特征在于，第三晶体管将所述第一掺杂区域耦合至所述第二衬底部分，所述第三晶体管在零电压处具有亚阈值操作。8.根据权利要求7所述的半导体器件，其特征在于，所述第三晶体管具有与所述另一掺杂的栅极共同的栅极。9.根据权利要求1所述的半导体器件，其特征在于，所述另一掺杂的栅极和所述第二掺杂区域环绕所述第一掺杂区域。10.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体衬底部分和所述第二半导体衬底部分是相同半导体衬底的部分。11.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体衬底部分是第一衬底的部分，并且所述第二半导体衬底部分是与所述第一衬底分离的第二衬底的部分。12.根据权利要求1所述的半导体器件，其特征在于，包括多个第一部分和多个第二部分，每个第一部分的所述第二晶体管的栅极耦合至第二部分的第一掺杂区域。13.根据权利要求1所述的半导体器件，其特征在于，半导体器件二极管是整流桥的部分。14.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件是DC-DC功率变换器的部分。15.一种二极管，其特征在于，包括：半导体衬底，具有上表面和与所述上表面相对的下表面；与所述半导体衬底的所述上表面相邻的上部电极；与所述半导体衬底的所述下表面相邻的下部电极；传导结构，在所述半导体衬底内设置在所述上部电极与所述下部电极之间，所述传导结构包括与p沟道晶体管串联耦合的n沟道晶体管，所述p沟道晶体管与所述衬底的所述上表面相邻设置；以及控制结构，在所述半导体衬底内设置在所述上部电极与所述下部电极之间并且与所述传导结构横向地间隔开，所述控制结构包括设置在所述半导体衬底的所述上表面处的第三晶体管，所述第三晶体管包括耦合至所述上部电极的栅极、耦合至所述p沟道晶体管...

【专利技术属性】
技术研发人员：F·拉努瓦，A·安考迪诺维，V·罗多维，
申请(专利权)人：意法半导体图尔公司，
类型：新型
国别省市：法国,FR