半导体结构及其形成方法技术

本发明专利技术提供了半导体结构及其形成方法。该半导体结构包括衬底和在衬底上方形成的纳米线结构。此外，该纳米线结构包括第一部分、第二部分和第三部分。该半导体结构还包括在纳米线结构的第三部分周围形成的栅极结构和在纳米线结构的第一部分中形成的源极区域。此外，纳米线结构中的耗尽区的长度长于栅极结构的长度并且没有与源极区域接触。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术的实施例涉及半导体结构及其形成方法。
技术介绍
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。用于增加半导体结构性能的一个重要驱动是更高水平的集成电路。这通过缩小或收缩给定芯片上的器件尺寸来实现。例如，晶体管中的栅极结构的尺寸已经持续地按比例缩小。然而，虽然现有的晶体管制造工艺对于它们的预期目的通常已经足够，但是随着器件持续按比例缩小，它们不是在所有方面都已完全令人满意。
技术实现思路
本专利技术的实施例提供了一种半导体结构，包括：衬底；纳米线结构，形成在所述衬底上方，其中，所述纳米线结构包括第一部分、第二部分和第三部分；栅极结构，形成在所述纳米线结构的所述第三部分周围；源极区域，形成在所述纳米线结构的所述第一部分中，其中，所述纳米线结构中的耗尽区的长度长于所述栅极结构的长度并且没有与所述源极区域接触。本专利技术的另一实施例提供了一种半导体结构，包括：衬底；纳米线结构，形成在所述衬底上方，其中，所述纳米线结构包括第一部分、第二部分、第三部分、第四部分和第五部分；栅极结构，形成在所述纳米线结构的所述第三部分周围；源极区域，形成在所述纳米线结构的所述第一部分中；以及漏极区域，形成在所述纳米线结构的所述第五部分中，其中，耗尽区在所述纳米线结构的所述第二部分、所述第三部分和所述第四部分中延伸，从而使得所述耗尽区的长度大于所述栅极结构的长度，并且在所述半导体结构的“关闭”状态下，所述耗尽区没有与所述源极区域和所述漏极区域接触。本专利技术的又一实施例提供了一种用于形成半导体结构的方法，包括：在衬底上方形成纳米线结构；在所述纳米线结构的部分周围形成栅极结构；在所述栅极结构的侧壁上形成间隔件；以及在邻近于所述间隔件的所述纳米线结构的部分中形成源极区域，其中，当所述半导体结构在“关闭”状态时，所述纳米线结构中的耗尽区延伸至所述间隔件下方的部分。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A是根据一些实施例的半导体结构的立体表示。图1B是根据一些实施例的沿着图1A中所示的A-A’线的半导体结构的截面表示。图2A至图2D是根据一些实施例的处于不同阶段的半导体结构的截面表示。图3A至图3E示出了根据一些实施例的纳米线结构的每部分中的可能的掺杂浓度。图4A至图4H是根据一些实施例的形成半导体结构200的各个阶段的截面表示。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。根据本专利技术的一些实施例，提供了半导体结构及其形成方法的实施例。该半导体结构可以包括纳米线结构、在纳米线结构周围形成的栅极结构和在纳米线结构的两端中形成的源极/漏极区域。此外，源极/漏极区域和栅极结构之间的距离相对较长，以使由栅极结构引起的耗尽区可以延伸的长度长于栅极结构的长度。因此，该半导体结构可以具有可变的沟道长度。图1A是根据一些实施例的半导体结构100的立体表示。半导体结构100包括纳米线结构101，并且纳米线结构包括第一部分103、第二部分105、第三部分107、第四部分109和第五部分111。在一些实施例中，纳米线结构101由Si、Ge、SiGe、III-V半导体材料、铋基半导体材料等。在一些实施例中，第一部分103、第二部分105、第三部分107、第四部分109和第五部分111用相同类型的掺杂剂(诸如N-型掺杂剂或P-型掺杂剂)掺杂。每部分中的掺杂浓度可以相同或不同(之后将描述其细节)。如图1A所示，第三部分107位于纳米线结构101的中心处，并且第一部分103和第五部分111位于纳米线结构101的两端处。此外，纳米线结构101的第一部分103和第三部分107由第二部分105分隔开，并且第五部分111和第三部分107由第四部分109分隔开。在纳米线结构101的第三部分107周围形成栅极结构113。此外，在第一区域103中形成源极区域115并且在第五区域111中形成漏极区域117。也就是说，源极区域115和栅极结构113由第二部分105分隔开，并且漏极结构117和栅极结构113由第四部分109分隔开。在一些实施例中，源极区域115和漏极区域117用相同类型的掺杂剂(掺杂在纳米线结构101中的)掺杂。此外，源极区域115和漏极区域117中的掺杂浓度大于纳米线结构101的第二部分105、第三部分107和第四部分109中的掺杂浓度。在一些实施例中，栅极结构113包括栅极介电层和在栅极介电层上方形成的金属栅极堆叠件。在一些实施例中，栅极介电层由金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸盐或其它高k介电材料制成。高k介电材料的实例可以包括，但是不限于氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、硅酸锆、铝酸锆、氧化锆、氧化钛、氧化铝或二氧化铪-氧化铝(HfO2-Al2O3)合金。在一些实施例中，栅极堆叠件包括功函金属层和栅电极层。功函金属层可以是定制的以具有适当的功函。例如，如果期望的是用于PMOS器件的P-型功函金属(P-金属)，则可以使用Pt、Ta、Re、N+多晶硅、TiN、WN或W。另一方面，如果期望的是用于NMOS器件的N-型功函金属(N-金属)，则可以使用Al、P+多晶硅、Ti、V、Cr、Mn、TiAl、TiAlN、TaN、TaSiN或TaCN。在一些实施例中，栅电极层由导电材料(诸如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN或其它适用的材料)制成。在一些实施例中，栅极结构113由多晶硅制成。应该注意，虽然从侧面看时，图1A中所示的纳米线结构101是圆形，但是纳米线结构101的形状不限于此。例如，在一些其它实例中，从侧面看时，纳米线结构可以是矩形。图1B是根据一些实施例的沿着图1A中所示的A-A’本文档来自技高网...

【技术保护点】
一种半导体结构，包括：衬底；纳米线结构，形成在所述衬底上方，其中，所述纳米线结构包括第一部分、第二部分和第三部分；栅极结构，形成在所述纳米线结构的所述第三部分周围；源极区域，形成在所述纳米线结构的所述第一部分中，其中，所述纳米线结构中的耗尽区的长度长于所述栅极结构的长度并且没有与所述源极区域接触。

【技术特征摘要】
2016.02.03 US 15/014,7521.一种半导体结构，包括：衬底；纳米线结构，形成在所述衬底上方，其中，所述纳米线结构包括第一部分、第二...

【专利技术属性】
技术研发人员：让皮埃尔·科林格，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71