半导体装置及制造方法制造方法及图纸
【技术实现步骤摘要】
半导体装置及制造方法
本揭露内容涉及鳍式场效晶体管的制造方法和结构。
技术介绍
半导体集成电路(IC)产业历经了指数级的成长。IC材料和设计上的技术进展已造就出一代又一代的IC，且电路一代比一代更小且更复杂。元件尺寸微缩的制程，由于其提高生产效率和降低了相关的成本而提供了优势。如此的尺寸上的微缩，也提高了IC加工和制造上的复杂度，而这些尺寸上的进展要能实现，需要IC制程上也有类似的进展。举例而言，多栅极装置经努力，藉由增加栅极通道的耦合、减少开路状态电流、减少短通道效应(SCE)，以改善栅极控制。多栅极装置中的一种型式为鳍式场效晶体管(FinFETs)－为具有鳍状半导体通道(鳍状物)且栅极在鳍状物的两侧或三侧的晶体管。形成鳍状物的典型方法，包括鳍状物置换法和应变松驰缓冲(SRB)法。两种方式都有缺点。典型的鳍状物置换法，其形成介电质沟槽在基板上，且半导体鳍状物以磊晶(外延)生长于基板上和介电质沟槽中。在半导体鳍状物与周围介电材料之间的交界面通常存在着缺陷。典型的应变松驰缓冲(SRB)法方式，其在完整的晶圆上形成厚的磊晶生长膜层(如：大于1微米)，并且蚀刻磊晶的膜层...
【技术保护点】
一种制造半导体装置的方法，其特征在于，包含：提供一半导体基板，其中该半导体基板具有一第一区域和一第二区域，该第一区域和该第二区域分别掺杂第一掺杂物和第二掺杂物，且该第一掺杂物和第二掺杂物为相反型态；磊晶成长一第一半导体层，其位在该半导体基板上，且该第一半导体层掺杂一第三掺杂物，且该第一掺杂物和第三掺杂物为相反型态；沉积一介电硬罩层在该第一半导体层上；将该介电硬罩层图案化，以在该第一区域上形成一开口；朝该半导体基板延伸该开口；磊晶成长一第二半导体层在该开口中，其中该半导体层掺杂一第四掺杂物，该第一掺杂物和第四掺杂物为相同型态，而且该第二半导体层的一表面高于直接位在该第二区域上...
【技术特征摘要】
2016.01.27 US 62/287,537;2016.08.02 US 15/226,7461.一种制造半导体装置的方法，其特征在于，包含：提供一半导体基板，其中该半导体基板具有一第一区域和一第二区域，该第一区域和该第二区域分别掺杂第一掺杂物和第二掺杂物，且该第一掺杂物和第二掺杂物为相反型态；磊晶成长一第一半导体层，其位在该半导体基板上，且该第一半导体层掺杂一第三掺杂物，且该第一掺杂物和第三掺杂物为相反型态；沉积一介电硬罩层在该第一半导体层上；将该介电硬罩层图案化，以在该第一区域上形成一开口；朝该半导体基板延伸该开口；磊晶成长一第二半导体层在该开口中，其中该半导体层掺杂一第四掺杂物，该第一掺杂物和第四掺杂物为相同型态，而且该第二半导体层的一表面高于直接位在该第二区域上方的该第一半导体层的一上表面，且低于直接位在该第二区域上方的该第二区域上方的该介电硬罩层的一上表面；移除该介电硬罩层；以及执行一第一化学机械平坦化制程，以将该第一半导体层和该第二半导体层平坦化。2.根据权利要求1所述的方法，其特征在于，延伸该开口时，部分地移除位于该开口内的该第一半导体层。3.根据权利要求1所述的方法，其特征在于，在磊晶成长该第一半导体层之前，更进一步地包含：沉积另一个介电硬罩层在该半导体基板上；将该另一个介电硬罩层图案化，以形成另一个开口，其暴露该第二区域；以及将该第二区域经由该另一个开口形成凹陷，其中：该一半导体层磊晶成长于该另一个开口内。4.根据权利要求1所述的方法，其特征在于，藉由一第二化学机械平坦化制程，移除该介电硬罩层。5.根据权利要求4所述的方法，其特征在于，调整该第二化学机械平坦化制程，使移除该介电硬罩层至少为移除该第一和第二半导体层的10倍。6.一种制造半导体装置的方法，其特征在于，包含：提供一半导体基板，其中该半导体基板具有一第一区域，和邻接于该第一区域的一第二区域，该第一区域和该第二区域分别地掺杂第一掺杂物和第二掺杂物，且该第一掺杂物和该第二掺杂物为相反型态；沉积一第一介电硬罩层在该半导体基板上；将该第一介电硬罩层图案化，以形成一第一开口，暴露该第二区域；经由该第一开口，在该第二区域形成凹陷；磊晶成长一第一半导体层于该半导体基板...
【专利技术属性】
技术研发人员：林国楹，蔡腾群，林柏裕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。