动态随机存取存储器以及搭载其系统的测试方法技术方案

本发明专利技术提供一种测试方法，用于测试搭载动态随机存取存储器的系统，上述方法包括在动态随机存取存储器操作于测试模式时，每隔一既定间隔时间，将动态随机存取存储器的不同的多个输出接脚其中之一的输出信号，或动态随机存取存储器的不同的多个输入接脚其中之一的输入信号，加入一变异量；将上述输出接脚的输出信号或上述输入接脚的输入信号，被加入上述变异量的时间以及上述变异量，记录至一测试数据；以及当上述系统失效时，依据上述测试数据，找出上述系统失效时所对应的输入接脚或输出接脚，以及变异量。

Dynamic random access memory and test method carrying the same

The present invention provides a method for testing, system testing with dynamic random access memory, the method includes the dynamic random access memory operation in the test mode, every fixed time interval, the output signal of a plurality of different output DRAM pins of the one, or the different dynamic random access memory a plurality of input signal pins of one of them, with a variation of the input signal; the output pin of the output signal and the input pins, the variance is added to the time and the amount of variation, to record a test data; and when the system fails, according to the test data to find out, the corresponding system failure when input pins or output pins, and variance.

【技术实现步骤摘要】
动态随机存取存储器以及搭载其系统的测试方法
本专利技术是有关测试方法，特别是有关搭载动态随机存取存储器的系统的测试方法。
技术介绍
现行搭载动态随机存取存储器的系统，普遍应用于笔记本电脑、个人电脑或移动装置之中。在上述系统与所搭载的动态随机存取存储器发生相容性问题时，一般而言，无法有效找出上述相容性问题是发生在所搭载的动态随机存取存储器的哪些接脚(pin)，以及上述接脚发生相容性问题的原因。由于无法有效找出发生上述相容性问题的接脚以及原因，针对上述相容性问题的侦错过程，将会消耗许多的时间以及成本，进而对整体的研发过程造成负担。
技术实现思路
为了方便解决找出发生相容性问题的接脚的侦错问题，本专利技术提供了一种动态随机存取存储器以及搭载其系统的测试方法。本专利技术提供一种动态随机存取存储器，包括多个输入接脚以及多个输出接脚；一主要电路，耦接该多个输入接脚和该多个输出接脚；以及一控制电路，在该动态随机存取存储器操作于一测试模式时，每隔一既定间隔时间，将该主要电路输出给不同的该多个输出接脚其中之一的输出信号，或该主要电路从不同的该多个输入接脚其中之一接收的输入信号，加入一变异量。其中，该控制电路记录该多个输出接脚的输出信号以及该多个输入接脚的输入信号，被加入该变异量的时间以及该变异量。本专利技术提供一种搭载动态随机存取存储器的系统的测试方法，包括在该动态随机存取存储器操作于一测试模式时，每隔一既定间隔时间，将该动态随机存取存储器的不同的多个输出接脚其中之一的输出信号，或该动态随机存取存储器的不同的多个输入接脚其中之一的输入信号，加入一变异量；将该多个输出接脚的输出信号或该多个输入接脚的输入信号，被加入该变异量的时间以及该变异量，记录至一测试数据；以及当该系统失效时，依据该测试数据，找出该系统失效时所对应的输入接脚或输出接脚，以及该变异量。在一实施例中，本专利技术提供的上述搭载动态随机存取存储器的系统的测试方法，更包括计算该动态随机存取存储器接收刷新信号(refresh)的一累计接收次数；以及在该累计接收次数符合一既定数量时，将该动态随机存取存储器接收该既定数量的刷新信号所需的时间，设定为该既定间隔时间。在另一实施例中，本专利技术提供的上述搭载动态随机存取存储器的系统的测试方法，更包括将该系统失效时所对应的该变异量，依据一查找表，找出该动态随机存取存储器的该多个输出、输入接脚的信号，在该测试模式以外的一操作模式时，发生该系统失效时所对应的该变异量的机率。本专利技术实施例可在一动态随机存取存储器操作在一测试模式时，当该动态随机存取存储器与其搭载的一电子系统，发生相容性问题或失效时，依据该动态随机存取存储器所储存的一测试数据，基于发生相容性问题或失效的时间点，找出造成问题的该动态随机存取存储器的接脚以及变异量，藉此明确定义问题发生的位置以及原因。附图说明图1是依据本专利技术一实施例的动态随机存取存储器的示意图。图2A是依据本专利技术一实施例的调整动态随机存取存储器的输入接脚的操作示意图。图2B是依据本专利技术一实施例的调整动态随机存取存储器的输出接脚的操作示意图。图3是依据本专利技术一实施例的调整动态随机存取存储器的输入接脚的延迟的时序图。图4是依据本专利技术一实施例的调整动态随机存取存储器的输入接脚的信号强度的时序图。图5A、图5B是依据本专利技术一实施例的搭载动态随机存取存储器的系统的测试流程图。附图标号：100～动态随机存取存储器101～主要电路102～控制电路103～输入/输出接脚1011-1013～输入接脚1021-1023～输出接脚t0-t3～时间点R1-R3、T1-T3～原信号D～变异量300～时序图301-303～输入信号td～时间延迟400～时序图401-403～输入信号Vd～电压偏差值500A、500B～流程图501-505～步骤具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，下文特举出本专利技术的具体实施例，并配合所附图式，作详细说明如下。图1是依据本专利技术一实施例的动态随机存取存储器100的示意图。动态随机存取存储器100包括主要电路101、控制电路102以及输入/输出接脚103，而输入/输出接脚103包括输入接脚1011～1013以及输出接脚1021～1023。其中，主要电路101通过控制电路102以耦接输入/输出接脚103。在一些实施例中，动态随机存取存储器100被搭载至一电子系统，当动态随机存取存储器100操作在一测试模式时，控制电路102每隔一既定间隔时间，将主要电路101从输入接脚1011～1013其中之一接收的输入信号，加入一变异量，如图2A所示(该测试模式于时间点t1开始)；或将主要电路101输出给该多个输出接脚1021～1023其中之一的输出信号，加入该变异量，如图2B所示(该测试模式于时间点t1开始)；且控制电路102用以记录输入接脚1011～1013的信号以及输出接脚1021～1023的信号，被加入该变异量的时间点以及该变异量。在图2A中，该测试模式于时间点t1开始，输入接脚1011～1013分别在时间点t1～t3中，加入一变异量D，而时间点t1～t3的相邻时间点的时间间隔，即为该既定间隔时间。以输入接脚1011为例，控制电路102在时间点t2、t3时，将输入接脚1011接收的原信号R1送至主要电路101；而在时间点t1时，将输入接脚1011接收的原信号R1加入变异量D，再传送至主要电路101，并同时将输入接脚1011的信号被加入变异量D的时间点t1以及变异量D，记录至一测试数据。如图2A所示，控制电路102每隔该既定间隔时间，将输入接脚1011～1013其中之一所接收的原信号R1、R2或R3加入变异量D，藉以在不同的时间点，测试变异量D在个别输入接脚1011～1013所造成的影响。控制电路102更分别将输入接脚1011～1013的信号被加入变异量D的时间点以及变异量D，记录至该测试数据，藉以在该电子系统与动态随机存取存储器100发生相容性问题或失效时，依据该测试数据，找出造成该电子系统与动态随机存取存储器100发生相容性问题或失效的输入接脚以及变异量D。在图2B中，该测试模式于时间点t1开始，输出接脚1021～1023分别在时间点t1～t3中，加入变异量D，而时间点t1～t3的相邻时间点的时间间隔，即为该既定间隔时间。以输出接脚1021为例，控制电路102在时间点t1、t2时，将主要电路101发送的原信号T1，发送至输出接脚1021；而在时间点t3时，将主要电路101发送的原信号T1加入变异量D，再传送至输出接脚1021，并同时将输出接脚1021的信号被加入变异量D的时间点t3以及变异量D记录至该测试数据。如图2B所示，控制电路102每隔该既定间隔时间，将主要电路101发送至输出接脚1021～1023其中之一的原信号T1、T2或T3，加入变异量D，藉以在不同的时间点，测试变异量D在个别输出接脚1021～1023所造成的影响。控制电路102更分别将输出接脚1021～1023的信号被加入变异量D的时间点以及变异量D，记录至该测试数据，藉以在该电子系统与动态随机存取存储器100发生相容性问题或失效时，依据该测试数据，找出造成该电子系统与动态随机存取存储器100发生相容性问题或失效的输出接脚以及变本文档来自技高网...

【技术保护点】
一种动态随机存取存储器，其特征在于，包括：多个输入接脚以及多个输出接脚；一主要电路，耦接该多个输入接脚和该多个输出接脚；以及一控制电路，在该动态随机存取存储器操作于一测试模式时，每隔一既定间隔时间，将该主要电路输出给不同的该多个输出接脚其中之一的输出信号，或该主要电路从不同的该多个输入接脚其中之一接收的输入信号，加入一变异量；其中，该控制电路记录该多个输出接脚的输出信号以及该多个输入接脚的输入信号，被加入该变异量的时间以及该变异量。

【技术特征摘要】
1.一种动态随机存取存储器，其特征在于，包括：多个输入接脚以及多个输出接脚；一主要电路，耦接该多个输入接脚和该多个输出接脚；以及一控制电路，在该动态随机存取存储器操作于一测试模式时，每隔一既定间隔时间，将该主要电路输出给不同的该多个输出接脚其中之一的输出信号，或该主要电路从不同的该多个输入接脚其中之一接收的输入信号，加入一变异量；其中，该控制电路记录该多个输出接脚的输出信号以及该多个输入接脚的输入信号，被加入该变异量的时间以及该变异量。2.如权利要求1所述的动态随机存取存储器，其特征在于，该控制电路更包括一计数器电路，计算该动态随机存取存储器接收刷新信号的一累计接收次数；该计数器电路在该累计接收次数符合一既定数量时，将该动态随机存取存储器接收该既定数量的刷新信号所需的时间，设定为该既定间隔时间。3.如权利要求1所述的动态随机存取存储器，其特征在于，该变异量为一电流偏差值或一电压偏差值。4.如权利要求1所述的动态随机存取存储器，其特征在于，该变异量为一信号时间延迟。5.一种搭载动态随机存取存储器的系统的测试方法，其特征在于，包括：在该动态随机存取存储器操作于一测试模式时，每隔一既定间隔时间，将该动态随机存取存储器的不...

【专利技术属性】
技术研发人员：张昆辉，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71