用于测试SRAM周期时间的电路及方法技术

本发明专利技术提供一种用于测试SRAM周期时间的电路及方法，包括连接SRAM的地址循环移位寄存器、数据循环移位寄存器以及控制循环移位寄存器，可利用各个循环移位寄存器中预先配置的初始值和后续输入的时钟脉冲信号，来直接产生下一个测试用的地址信号、数据信号以及控制信号，无需通过复杂的算法和逻辑计算，电路结构简单，测试速度快，能够大大缩短半导体集成电路的整体测试时间；同时循环移位寄存器的设置避免了现有技术中由于SRAM外围的BIST电路先失效而导致测试失误的问题。

【技术实现步骤摘要】
用于测试SRAM周期时间的电路及方法
本专利技术涉及静态随机存储器测试
，尤其涉及一种用于测试SRAM周期时间的电路及方法。
技术介绍
随着存储技术的发展，出现了各种类型的半导体存储器，例如静态随机存储器(SRAM)、动态随机存储器(DRAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)和闪存(Flash)等。其中，SRAM不采用电容器，而是以双稳态触发器为基础进行数据储存的，在不断电的情况下每个存储单元可以稳定的存储数据0或1，因此不需要对电容器进行周期性充电即能保存其存储的数据。只要持续有电源提供，SRAM即可保持其存储状态而不需要任何数据更新的操作。由于无须不断充电即可正常运作，因此SRAM的处理速度较其他存储器更快更稳定，通常作为高速缓冲存储器而应用于计算机等领域。周期时间(CycleTime)是衡量SRAM性能的重要时序参数指标，它表征了SRAM的存储速度。目前SRAM的周期时间测试一般依赖于内建自测试(BIST)电路来完成。请参考图1，BIST电路使用状态机10自动产生用于测试SRAM的测试向量(或称测试模式、测试激励信号)，其逻本文档来自技高网...

【技术保护点】
一种用于测试SRAM周期时间的电路，其特征在于，主要由多个循环移位寄存器构成，所述多个循环移位寄存器包括用于向所述SRAM提供测试所需的地址信号的地址循环移位寄存器、用于向所述SRAM提供测试所需的数据信号的数据循环移位寄存器、以及用于向所述SRAM提供测试所需的控制信号的控制循环移位寄存器，每个循环移位寄存器为串入串出的单向循环移位寄存器,均具有串行输入端、串行输出端、时钟脉冲输入端、设置端以及复位端，且每个循环移位寄存器的串行输出端连接该循环移位寄存器的串行输入端以及所述SRAM上相应的信号输入端。

【技术特征摘要】
1.一种用于测试SRAM周期时间的电路，其特征在于，主要由多个循环移位寄存器构成，所述多个循环移位寄存器包括用于向所述SRAM提供测试所需的地址信号的地址循环移位寄存器、用于向所述SRAM提供测试所需的数据信号的数据循环移位寄存器、以及用于向所述SRAM提供测试所需的控制信号的控制循环移位寄存器，每个循环移位寄存器为串入串出的单向循环移位寄存器,均具有串行输入端、串行输出端、时钟脉冲输入端、设置端以及复位端，且每个循环移位寄存器的串行输出端连接该循环移位寄存器的串行输入端以及所述SRAM上相应的信号输入端。2.如权利要求1所述的电路，其特征在于，所述循环移位寄存器由多个触发器互相串接而成，且每个触发器具有一信号输入端、一信号输出端、一时钟脉冲输入端、一设置端及一复位端，所述多个触发器中的第一位触发器的信号输入端为该循环移位寄存器的串行输入端，最后一位触发器的信号输出端为该循环移位寄存器的串行输出端，且所述最后一位触发器的信号输出端分别与所述第一位触发器的信号输入端以及所述SRAM上相应的信号输入端相连接。3.如权利要求2所述的电路，其特征在于，所述触发器的数量为与所述SRAM中待测试的存储单元的数量相同。4.如权利要求3所述的电路，其特征在于，所述触发器的数量为4个或者4个以上。5.如权利要求3所述的电路，其特征在于，所述触发器为RS触发器、JK触发器或D触发器。6.如权利要求3所述的电路，其特征在于，所述地址循环移位寄存器的串行输出端输出的地址信号所对应的所述SRAM的存储单元包括所述SRAM的存储阵列中的第一列的第一个存储单元、第一列的最后一个存储单元、最后一列的第一个存储单元以及最后一列的最后一个存储单元。7.如权利要求6所述的电路，其特征在于，所述地址循环移位寄存器的串行输出端输出的地址信号所对应的所述SRAM的存储单元还包括位于所述SRAM的存储阵列的中心的存储单元。8.如权利要求1所述的电路，其特征在于，所述周期时间为读周期、写周期、读写周期或访问周期。9.如权利要求1所述的电路，其特征在于，所述SRAM包括地址信号输入端、写使能信号输入端、片选使能信号输入端、时钟信号输入端、数据输入端和数据输出端，所述地址信号输入端连接所述地址循环移位寄存器的串行输出端，所述数据输入端连接所述数据循环移位寄存器的串行输出端，所述时钟信号输入端与每个循环移位寄存器的时钟脉冲输入端接收相同的时钟脉冲信号，以保持同步。10.如权利要求9所述的电路，其特征在于，所述控制循环移位寄存器包括两组：一组控制循环移位寄存器的串行输出端连接所述SRAM的写使能信号输入端，并向所述SRAM输入写使能信号，另一组控制循环移位寄存器的串行输出端连接所述SRAM的片选使能信号输入端，并向所述SRAM输入片选使能信号。11.如权利要求10所述的电路，其特征在于，在所述时钟脉冲信号的上升沿时：若所述片选使能信号为‘0’、所述写使能信号为‘1’，则所述SRAM执行写操作，并将所述数据循环移位寄存器的串行输出端输出的数据存入与所述地址循环移位寄存器的串行输出端输出的地址信号相对应的所述SRAM的存储单元中；若所述片选使能信号为‘0’、所述写使能信号为‘0’，则所述SRAM执行读操作，将所述地址循环移位寄存器的串行输出端输出的地址信号所对应的所述SRAM的存储单元中的数据读出并输出至所述SRA...

【专利技术属性】
技术研发人员：张静，方伟，潘劲东，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31