半导体结构及其制造方法技术

一种半导体结构包括衬底、至少一个第一栅极结构、至少一个第一间隔件、至少一个源漏结构、至少一个导电插塞以及至少一个保护层。第一栅极结构在衬底上。第一间隔件在第一栅极结构的至少一个侧壁上。源漏结构邻近第一间隔件。导电插塞电连接至源漏结构。保护层在导电插塞和间隔件之间。本发明专利技术还提供了制造半导体结构的方法。

【技术实现步骤摘要】
半导体结构及其制造方法相关申请本申请要求于2015年12月17日提交的美国临时申请第62/269,025号的优先权，其内容结合于此作为参考。
本专利技术总的来说涉及半导体领域，更具体地，涉及半导体结构及其制造方法。
技术介绍
半导体器件用于各种电子应用，例如，诸如个人电脑、手机、数码相机和其他电子设备。通过不断减小最小部件尺寸，半导体工业持续提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多部件集成到给定区域中。在集成电路中术语“互连”是指连接各种电子部件的导电线。除接触区域以外，互连导电线通过绝缘层与衬底分开。随着部件密度的增加，导电线的宽度和互连结构的导电线之间间隔也成比例变小。
技术实现思路
根据本专利技术的一个方面，一种半导体结构，包括：衬底；至少一个第一栅极结构，在衬底上；至少一个第一间隔件，在第一栅极结构的至少一个侧壁上；至少一个源漏结构，邻近第一间隔件；至少一个导电插塞，电连接至源漏结构；以及至少一个保护层，在导电插塞和第一间隔件之间。根据本专利技术的另一方面，一种半导体结构，包括：衬底；至少一个栅极结构，在衬底上；至少一个源漏结构，在衬底上；至少一个第一介电层，至少在栅极结构上并具有在其中的开口，其中，源漏结构通过开口露出；至少一个导电插塞，至少通过开口电连接至源漏结构；以及至少一个保护层，在导电插塞和开口的至少一个侧壁之间。根据本专利技术的又一方面，一种制造半导体结构的方法，该方法包括：在至少一个栅极结构和至少一个源漏结构上形成介电层；至少部分地在介电层中形成至少一个凹槽；至少在凹槽的至少一个侧壁上形成保护层；加深凹槽以露出源漏结构；以及在凹槽中形成导电插塞，其中，导电插塞电连接至源漏结构。附图说明在阅读附图时，本专利技术的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。图1至图6是根据本专利技术的一些实施例的在各个阶段的制造半导体结构的方法的截面图。具体实施方式下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述组件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术在各实例中可重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。为便于描述，空间相对术语如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等在本文可用于描述附图中示出的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以其他方式定向(旋转90度或在其他方位上)，本文使用的空间相对描述符可同样地作相应解释。除非上下文清楚地表明，否则单数“一”，“一个”和“该”旨在也包括复数形式。应当进一步理解，当在本专利技术中使用术语“包括”和/或“包含”，或“包括”和/或“包括”或“具有”和/或“有”时，指定阐述的部件、区域、整数、步骤、操作、元件、和/或组件的存在，但不排除附加的一个或多个其他部件、区域、整数、步骤、操作、元件、组件和/或它们的组的存在。应当理解，当将一个元件称为位于另一元件“上”时，该元件可以直接位于另一元件上或者在该元件和另一元件之间可以存在插入的元件。相反，当将一个元件称为直接位于另一元件“上”时，则不存在插入元件。如本文中所使用的，术语“和/或”包括一个或多个所列举的相关物质的任何和所有组合。除非另有规定，本文使用的所有术语(包括技术术语和科学术语)具有如本专利技术所属领域的普通技术人员通常理解的相同的含义。还应该理解，诸如常用字典定义的那些术语应该解释为具有与它们在相关领域和本专利技术的上下文中的含义一致的含义，而不应该解释为理想化的或过于正式的含义，除非本文明确地加以定义。图1至图6是根据本专利技术的一些实施例的在各个阶段的制造半导体结构的方法的截面图。参照图1。形成半导体结构。该半导体结构包括衬底110、栅极结构121和123、以及至少一个源漏结构130。栅极结构121和123分别在衬底110上。源漏结构130在衬底110上，并邻近于栅极结构121和123。换言之，源漏结构130在栅极结构121和123之间。应该注意，栅极结构121和123的数量和源漏结构130的数量是说明性的，并且不应该限制本专利技术的各个实施例。本领域的技术人员可以根据实际场景选择合适数量的栅极结构121和123和源漏结构130。在一些实施例中，衬底110可由半导体材料制成，并且其中可包括诸如梯度层或埋入氧化物。在一些实施例中，衬底110包括可以无掺杂或有掺杂(例如，p型、n型或它们的组合)的块状硅。也可以使用适合形成半导体器件的其他材料。例如，锗、石英、蓝宝石和玻璃可以可选地用于衬底110。可选地，衬底110可以是绝缘体上半导体(SOI)衬底的有源层或多层结构，例如形成在块状硅层上的硅锗层。在一些实施例中，栅极介电层、扩散阻挡层、金属层、阻挡层、润湿层和填充金属的至少一个叠层形成栅极结构121和123中的至少一个。换言之，栅极结构121和123中的至少一个可以包括栅极介电层、扩散阻挡层、金属层、阻挡层、润湿层和填充金属的叠层。在一些实施例中，栅极介电层包括为介电层的界面层(IL，栅极介电层的下部部分)。在一些实施例中，IL包括诸如氧化硅层的氧化物层，该氧化物层可以通过衬底110的热氧化、化学氧化或沉积步骤形成。栅极介电层还可以包括高k介电层(栅极介电层的上部部分)，高k介电层包括高k介电材料，例如氧化铪、氧化镧、氧化铝或它们的组合。高k介电材料的介电常数(k值)高于约3.9，并且可以高于约7，并且有时高达约21或更高。高k介电层位于IL上方并且可以与IL接触。在一些实施例中，扩散阻挡层包括TiN、TaN或它们的组合。例如，扩散阻挡层可以包括TiN层(扩散阻挡层的下部部分)，和在TiN层上方的TaN层(扩散阻挡层的上部部分)。当栅极结构121和123中的一个形成n型金属氧化物半导体(MOS)器件时，金属层与扩散阻挡层接触。例如，在扩散阻挡层包括TiN层和TaN层的实施例中，金属层可以与TaN层物理接触。在栅极结构121和123中的一个形成p型MOS器件的替代实施例中，附加TiN层形成在TaN层(在扩散阻挡层中)和覆盖的金属层之间，并与TaN层和覆盖的金属层接触。附加TiN层为pMOS器件提供了合适的功函数，其功函数高于中间禁带的功函数(约4.5eV)，该中间禁带的功函数在价带的中间和硅的导带中。比中间禁带的功函数高的功函数被称为p功函数，并且具有p功函数的各个金属被称为p金属。金属层为nMOS器件提供合适的功函数，其功函数比中间禁带的功函数低。比中间禁带的功函数低的功函数被称为n功函数，并且具有n功函数的各个金属可被称为n金属。在一些实施例中，金属层是功函数低于约4.3eV的n金属。金属层的功函数也可以在约3本文档来自技高网...

【技术保护点】
一种半导体结构，包括：衬底；至少一个第一栅极结构，在所述衬底上；至少一个第一间隔件，在所述第一栅极结构的至少一个侧壁上；至少一个源漏结构，邻近所述第一间隔件；至少一个导电插塞，电连接至所述源漏结构；以及至少一个保护层，在所述导电插塞和所述第一间隔件之间。

【技术特征摘要】
2015.12.17 US 62/269,025;2016.02.19 US 15/048,9421.一种半导体结构，包括：衬底；至少一个第一栅极结构，在所述衬底上；至少一个第一间隔件，在所述第一栅极结构的至少一个侧壁上；至少一个源漏结构，邻近所述第一间隔件；至少一个导电插塞，电连接至所述源漏结构；以及至少一个保护层，在所述导电插塞和所述第一间隔件之间。2.根据权利要求1所述的半导体结构，其中，所述保护层由氮化硅、氮氧化硅或它们的组合制成。3.根据权利要求1所述的半导体结构，还包括：至少一个第二栅极结构，在所述衬底上；以及至少一个第二间隔件，在所述第二栅极结构的至少一个侧壁上，其中，所述源漏结构在所述第一间隔件和所述第二间隔件之间。4.根据权利要求3所述的半导体结构，其中，所述保护层还在所述导电插塞和所述第二间隔件之间。5.如权利要求1所述的半导体结构，还包括：第一介电层，在所述导电插塞和所述第一间隔件之间，以及在所述保护层和所述源漏结构之间。6.根据权利要求5...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71