一种应用于测试的裸芯片结构制造技术

本实用新型专利技术涉及一种应用于测试的裸芯片结构，该裸芯片结构(100)包括：PCB板(101)；气密保护罩(102)，粘结于所述PCB板(101)上；裸芯片(103)，粘结于所述PCB板(101)上且设置于所述气密保护罩(102)内；焊盘(104)，固设于所述PCB板(101)上且设置于所述气密保护罩(102)内；键合丝(105)，设置于所述气密保护罩(102)内，其一端键合于所述裸芯片(103)的金属PAD上且另一端键合于所述焊盘(104)上。本实用新型专利技术结构简单，成本低，易于加工，工程应用可实施性高，可避免裸芯片和键合丝在空气中的氧化，同时能够保证测试PCB板的重复利用。

A bare chip architecture for testing

Bare chip of the utility model relates to a structure used in the test, the bare chip structure (100) comprises a PCB board (101); air cover (102), bonded to the PCB board (101); the bare chip (103), bonded to the PCB board (101) and set on the air security guard (102); the pad (104), is fixed on the PCB plate (101) and is arranged in the airtight cover (102); bonding wire (105), arranged in the airtight cover (102), the end of the bond on the bare chip (103) of the metal PAD and the other end is bonded to the pad (104). The utility model has the advantages of simple structure, low cost, easy processing, high practicability, and the oxidation of bare chips and bonding wires in the air can be avoided, and the repeated utilization of the testing PCB board can be guaranteed.

【技术实现步骤摘要】
一种应用于测试的裸芯片结构
本技术属于半导体集成电路测试
，具体涉及一种应用于测试的裸芯片结构。
技术介绍
随着电子产品市场的竞争越来越激烈，各芯片厂商需要以更快的速度推出芯片产品占领早期市场，争取获得更多的利润。芯片流片完成后，一般要将裸片封装于塑料材料或陶瓷材料中，对其提供环境保护，然后才能进行各种功能测试，封装周期占用了宝贵的测试时间，减缓产品的市场化步伐，因此对裸芯片进行测试成为国际上研究的热点。晶圆级测试可通过晶圆探针及专用测试台对裸芯片进行测试，但只能够完成较为简单的测试任务，在芯片实际功能的测试方面有较多的局限性；国外一些公司推出KGD（KnownGoodDie）裸芯片产品，采用专用的夹具对裸芯片进行测试，夹具的特殊定制及开发周期仍不能满足芯片测试的时效性要求；目前，较为常用的是把裸芯片固定在PCB板上，使用键合机将芯片引脚和PCB板焊盘进行连接，再用专用胶水对整个结构进行覆盖保护，即可在实验室环境中对芯片进行全面的功能测试。但胶水一旦固化便很难从裸芯上去除，可维修性不佳，且胶水覆盖裸芯片的过程中可能会造成键合丝间的接触连接，可靠性较差。
技术实现思路
为了解决现有技术中存在的上述问题，本技术提供了一种裸芯片测试保护结构及实现方法。本技术要解决的技术问题通过以下技术方案实现：本技术的一个实施例提供了一种应用于测试的裸芯片结构100，包括：PCB板101；气密保护罩102，粘结于所述PCB板101上；裸芯片103，粘结于所述PCB板101上且设置于所述气密保护罩102内；焊盘104，固设于所述PCB板101上且设置于所述气密保护罩102内；键合丝105，设置于所述气密保护罩102内，其一端键合于所述裸芯片103的金属PAD上且另一端键合于所述焊盘104上。在本技术的一个实施例中，所述焊盘104为多个，均设置于所述裸芯片103四周且相邻所述焊盘104交错排列。在本技术的一个实施例中，所述PCB板101表面设置有气密保护罩粘结边界线301，所述气密保护罩102沿所述气密保护罩粘结边界线301对应粘结于所述PCB板101上。在本技术的一个实施例中，所述PCB板101表面设置有芯片粘结边界线302，所述裸芯片103沿所述芯片粘结边界线302对应粘结于所述PCB板101上。在本技术的一个实施例中，所述PCB板101为硬质PCB板。在本技术的一个实施例中，所述气密保护罩102内密封的气体为氮气或惰性气体。在本技术的一个实施例中，所述焊盘104通过电镀软金的工艺制作于所述PCB板101。与现有技术相比，本技术的有益效果：(a)本技术结构简单，成本低，易于加工，工程应用可实施性较佳；(b)完成后的气密保护罩内密封有一定的保护气体，可避免裸芯片和键合丝在空气中的氧化；(c)实施过程中不会对键合丝有任何影响，避免了一般胶水覆盖裸片的过程中可能造成的键合丝间的接触连接；(d)交错型的绑定焊盘减少了相邻键合丝间的碰触连接；(e)若裸芯片在测试过程中损坏，直接去除气密保护罩即可对裸芯片进行更换，保证了测试PCB板的重复利用。附图说明图1是本技术实施例提供的一种应用于测试的裸芯片结构的示意图；图2是本技术实施例提供的一种应用于测试的裸芯片结构的PCB板的布图设计示意图。具体实施方式下面结合具体实施例对本技术做进一步详细的描述，但本技术的实施方式不限于此。请参见图1，图1是本技术实施例提供的一种应用于测试的裸芯片结构的示意图。该裸芯片结构100包括：PCB板101、气密保护罩102、裸芯片103、焊盘104及键合丝105。其中，气密保护罩102粘结于所述PCB板101上；裸芯片103粘结于所述PCB板101上且设置于所述气密保护罩102内；焊盘104固设于所述PCB板101上且设置于所述气密保护罩102内；键合丝105设置于所述气密保护罩102内，其一端键合于所述裸芯片103的金属PAD上且另一端键合于所述焊盘104上。请参见图2，图2是本技术实施例提供的一种应用于测试的裸芯片结构的PCB板的布图设计示意图。所述焊盘104为多个，均设置于所述裸芯片103四周且相邻所述焊盘104交错排列。所述PCB板101表面设置有气密保护罩粘结边界线301，所述气密保护罩102沿所述气密保护罩粘结边界线301对应粘结于所述PCB板101上。所述PCB板101表面设置有芯片粘结边界线302，所述裸芯片103沿所述芯片粘结边界线302对应粘结于所述PCB板101上。所述PCB板101为硬质PCB板。所述气密保护罩102内密封的气体为氮气或惰性气体。所述焊盘104通过电镀软金的工艺制作于所述PCB板101。本实施例，通过气密保护罩内密封有一定的保护气体，可避免裸芯片和键合丝在空气中的氧化。另外，通过粘结工艺将裸芯片及气密保护罩固定在PCB板上，若裸芯片在测试过程中损坏，直接去除气密保护罩即可对裸芯片进行更换，保证了测试PCB板的重复利用。其次，由于焊盘采用交错型的绑定，可以减少相邻键合丝间的碰触连接，提高可靠性。以上内容是结合具体的优选实施方式对本技术所作的进一步详细说明，不能认定本技术的具体实施只局限于这些说明。对于本技术所属
的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本技术的保护范围。本文档来自技高网...

【技术保护点】
一种应用于测试的裸芯片结构(100)，其特征在于，包括：PCB板(101)；气密保护罩(102)，粘结于所述PCB板(101)上；裸芯片(103)，粘结于所述PCB板(101)上且设置于所述气密保护罩(102)内；焊盘(104)，固设于所述PCB板(101)上且设置于所述气密保护罩(102)内；键合丝(105)，设置于所述气密保护罩(102)内，其一端键合于所述裸芯片(103)的金属PAD上且另一端键合于所述焊盘(104)上。

【技术特征摘要】
1.一种应用于测试的裸芯片结构(100)，其特征在于，包括：PCB板(101)；气密保护罩(102)，粘结于所述PCB板(101)上；裸芯片(103)，粘结于所述PCB板(101)上且设置于所述气密保护罩(102)内；焊盘(104)，固设于所述PCB板(101)上且设置于所述气密保护罩(102)内；键合丝(105)，设置于所述气密保护罩(102)内，其一端键合于所述裸芯片(103)的金属PAD上且另一端键合于所述焊盘(104)上。2.根据权利要求1所述的裸芯片结构(100)，其特征在于，所述焊盘(104)为多个，均设置于所述裸芯片(103)四周且相邻所述焊盘(104)交错排列。3.根据权利要求1所述的裸芯片结构(100)，其特征在于，所述PCB板(101)表面...

【专利技术属性】
技术研发人员：李妤晨，
申请(专利权)人：西安科技大学，
类型：新型
国别省市：陕西,61