专用RFID并行晶圆测试系统及验证方法技术方案

本发明专利技术的专用RFID并行晶圆测试系统，基于ISO/IEC 15693协议，包括:设有第一天线的16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；含有FPGA的测试电路，测试电路内设有第二天线，FPGA用内部时钟产生数字基带信号和载频信号，将载频信号进行调制后输出；第二天线接收被测芯片的反馈信号，并将反馈信号进行处理后输出对应的控制指令；上位机验证平台，接收结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证。探针台，根据指令进行测试操作，完成机械移动，并根据结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。有益效果：大大提高了测试效率，缩短了测试时间。

【技术实现步骤摘要】
专用RFID并行晶圆测试系统及验证方法
本专利技术属于射频识别
，尤其涉及一种专用RFID并行晶圆测试系统及验证方法。
技术介绍
射频识别（RFID：RadioFrequencyIdentification）是一种射频信号通过空间电磁场耦合进行远距离通信、阅读器（Reader）和标签（Tag）之间实现信息的读（Read）和写（Write）的数据交换，从而达到标签附着物品相关信息识别、写入等目的的自动识别技术[1]。射频识别技术具有无需人工干预自动识别、可集成多种传感器、密封防水且不易损坏、存储量大、识别距离长、多标签识别等优点，与早期条形码技术相比，克服了安全性低、只能读取存储信息、易破损等缺点，在交通、医疗、物流管理、人员管理等领域有巨大应用潜力。在13.56M高频频段内，基于ISO/IEC15693协议的RFID技术由于其抗冲突、可读距离远等特性而在开放式门禁、物流管理、图书管理等领域有着广泛的应用场景。
技术实现思路
本专利技术的主要目的是为了解决现有技术的不足，提供了一种专用RFID并行晶圆测试系统，来大大缩短了晶圆测试时间，提高了测试效率，节约了测试成本，有利于RFID芯片在市场上大面积普及，还提供了一种用于验证被测芯片可行性的验证方法，上述目的通过下述的技术方案来实现：所述专用RFID并行晶圆测试系统，基于ISO/IEC15693协议，包括设有第一天线的16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；含有FPGA的测试电路，测试电路内设有第二天线，所述FPGA用内部时钟产生数字基带信号和载频信号，将所述载频信号进行调制后输出，并经所述第二天线发出；第二天线接收被测芯片的反馈信号，并将所述反馈信号进行处理后输出对应的控制指令；上位机验证平台，接收所述结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证；探针台，根据所述指令进行测试操作，完成机械移动，并根据所述结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。所述专用RFID并行晶圆测试系统的进一步设计在于，所述天线分别装在独立的屏蔽金属壳体中。所述专用RFID并行晶圆测试系统的进一步设计在于，所述FPGA采用CycloneIV系列EP4CE15F17C8N芯片。所述专用RFID并行晶圆测试系统的进一步设计在于，所述测试电路还包括发射电路与接收滤波电路，所述发射电路，AD8616运算放大器、LC滤波电路以及检波电路连接组成；所述AD8616运算放大器通过LC滤波电路与FPGA通信连接形成放大接收支路，所述AD8616运算放大器LC滤波电路与LC滤波电路通信连接形成检波接收支路；发射电路由FPGA、LC滤波电路以及第二天线依次穿接组成。所述专用RFID并行晶圆测试系统的进一步设计在于，所述第二天线与发射电路的端口接有匹配电容，使该端口谐振点为13.56M。所述专用RFID并行晶圆测试系统的进一步设计在于，所述检波电路主要由BAT54S检波二极管与滤波电路连接组成。所述专用RFID并行晶圆测试系统的进一步设计在于，所述上位机验证平台通过向被测芯片发送精确的测试激励，以验证芯片的正确性和发现设计中深层次的设计缺陷。如上述任一项所述的专用RFID并行晶圆测试系统的验证方法，包括如下步骤：1）验证平台启动复位后，由激励产生器通过编写的随机激励约束，产生测试激励，2）对产生的测试激励检查，是否为期望的有效测试激励，如果不是，则重新产生，否则将测试激励送给事务处理器，3）将测试激励设置为命令帧，激励的序列个数减去1，当所述序列个数不小于1时，判定为为场景测试，还需要继续产生激励，于是激励产生器将会继续产生测试激励，并送给事务处理器建模。否则检验器将会做响应检查；4）响应检查中如果发现错误，验证平台将会记录激励，并形成波形，产生Bug日志文件，待Bug修复后重新验证；如果检验器检验正确无误，验证平台将会自动收集验证结果，形成验证日志文件，并收集覆盖率，产生覆盖率报告；5）对覆盖率报告进行分析，如果覆盖率没有满足要求，则根据报告中未覆盖的边界条件，修改激励约束，以增加测试用例，并继续验证，直到得到满意的覆盖率，验证结束。所述专用RFID并行晶圆测试系统的验证方法的进一步设计在于，所述步骤5）中覆盖率报告中的覆盖率包含了语句覆盖率和分支覆盖率，语句覆盖率指的是设计代码语句被执行过占总代码语句数的比例，分支覆盖率表示布尔表达式是否在真和假的情况下各执行一次。本专利技术的有益效果：本专利技术的专用RFID并行晶圆测试系统通过并行化的设计提高了测试效率，节约了测试时间，降低了测试成本。本专利技术提供的以覆盖率驱动激励产生算法的验证平台及验证方法，与传统验证平台相比，具备更高的层次化。同时，本文所提出的验证技术给准确判定验证的完备性提供了一个有效的衡量标准。所以，所设计的验证平台采用的验证技术，可以大幅度的提高验证工作的效率和质量，为芯片的一次流片成功率提供了有力的保障。同时该验证技术，也可以为其它工程项目的验证提供很好的借鉴意义。附图说明图1是测试系统整体结构图。图2是测试电路的电路图。图3是发射电路的电路图。图4是接收滤波电路的电路图。图5是相邻通道的解调数据示意图。图6是上位机逻辑流程图。图7是验证方法的流程图。图8是上位机验证平台的模块示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步说明。如图1、图2，本实施例的专用RFID并行晶圆测试系统，基于ISO/IEC15693协议，包括:设有第一天线的16通道垂直探针卡、含有FPGA的测试电路以及上位机验证平台。16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；测试电路，测试电路内设有第二天线，FPGA用内部时钟产生数字基带信号和载频信号，将载频信号进行调制后输出，并经第二天线发出；第二天线接收被测芯片的反馈信号，并将反馈信号进行处理后输出对应的控制指令；上位机验证平台，接收结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证。探针台，根据指令进行测试操作，完成机械移动，并根据结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。测试机严格模拟芯片实际的工作状态，即采用天线耦合的方式来对DUT进行测试。该方法在单通道测试时没有任何问题，而在16通道并行测试中由于相邻通道距离过近会导致一个天线上会感应到多个DUT的返回信号，导致干扰。为了解决该问题本实施例将天线分别装在独立的屏蔽金属壳体中。也可以在高频信号线IO口接匹配电容，使IO口的谐振点为13.56M。在此改进后测得S11参数达到1.331，大幅度减少信号回弹。高频信号线IO口为第二天线与发射电路间的端口。另一方面，对由于射频线从壳体中穿出而泄露的少部分射频信号，补救措施是基于ISO/IEC15693协议对解调出的副载波信号进行位判断，因为标签返回的信息采用曼彻斯特编码，每位数据（1bit）含有8个频率为423kHz占空比为1:1的脉冲和18.88μs的非调制时间，如果干扰存在，一般会在非调制时间内会出现小于8个的423kHz毛刺。所以如果在1bit的半周期内423kHz的脉冲数目小于8个则判定为干扰信号，解码出来在F本文档来自技高网...

【技术保护点】
一种专用RFID并行晶圆测试系统，基于ISO/IEC 15693协议，其特征在于，包括设有第一天线的16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；含有FPGA的测试电路，测试电路内设有第二天线，所述FPGA用内部时钟产生数字基带信号和载频信号，将所述载频信号进行调制后输出，并经所述第二天线发出；第二天线接收被测芯片的反馈信号，并将所述反馈信号进行处理后输出对应的控制指令；上位机验证平台，接收所述结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证；探针台，根据所述指令进行测试操作，完成机械移动，并根据所述结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。

【技术特征摘要】
1.一种专用RFID并行晶圆测试系统，基于ISO/IEC15693协议，其特征在于，包括设有第一天线的16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；含有FPGA的测试电路，测试电路内设有第二天线，所述FPGA用内部时钟产生数字基带信号和载频信号，将所述载频信号进行调制后输出，并经所述第二天线发出；第二天线接收被测芯片的反馈信号，并将所述反馈信号进行处理后输出对应的控制指令；上位机验证平台，接收所述结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证；探针台，根据所述指令进行测试操作，完成机械移动，并根据所述结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。2.根据权利要求1所述的专用RFID并行晶圆测试系统，其特征在于，所述天线分别装在独立的屏蔽金属壳体中。3.根据权利要求1所述的专用RFID并行晶圆测试系统，其特征在于所述FPGA采用CycloneIV系列EP4CE15F17C8N芯片。4.根据权利要求1所述的专用RFID并行晶圆测试系统，其特征在于所述测试电路还包括发射电路与接收滤波电路，所述发射电路，AD8616运算放大器、LC滤波电路以及检波电路连接组成；所述AD8616运算放大器通过LC滤波电路与FPGA通信连接形成放大接收支路，所述AD8616运算放大器LC滤波电路与LC滤波电路通信连接形成检波接收支路；发射电路由FPGA、LC滤波电路以及第二天线依次穿接组成。5.根据权利要求4所述的专用RFID并行晶圆测试系统，其特征在于，所述第二天线与发射电路的端口接有匹配电容，使该端口谐振...

【专利技术属性】
技术研发人员：景为平，范巍，
申请(专利权)人：南通大学，
类型：发明
国别省市：江苏,32