功率器件的栅极驱动电路制造技术

本发明专利技术涉及一种功率器件的栅极驱动电路，其包括功率器件Q1，还包括栅极驱动器电路，所述栅极驱动器电路包括栅极驱动器以及能向栅极驱动器的驱动器第二输入端传输使能信号的电压比较器，根据电压比较器传输使能信号的状态，栅极驱动器具有开态、关态以及高阻态的三种传输状态，当栅极驱动器处于开态时，栅极驱动电路能使得功率器件Q1导通，当栅极驱动器处于关态时，栅极驱动电路能使得功率器件Q1处于关断状态，当栅极驱动器处于高阻态时，通过栅极驱动器以及电阻R7能对功率器件Q1软关断。本发明专利技术在功率器件出现异常电流尖峰时，可避免因硬关断带来的大电压问题，且能有效防止晶体管的贯通现象，确保栅极驱动器的正常工作。

【技术实现步骤摘要】
功率器件的栅极驱动电路
本专利技术涉及一种驱动电路，尤其是一种功率器件的栅极驱动电路，属于集成电路的

技术介绍
通常使用低压MOS管电路来驱动高压功率MOSFET或IGBT，当功率器件的栅源电压超过阈值电压后，其状态就从关断态过渡到导通态。当多个低压晶体管组合成驱动器后，通过控制功率器件栅极的电压能实现功率器件的导通与关断，具体地：当功率器件是一个N沟道金属氧化物半导体场效应晶体管（NMOSFET），在其栅极加一个高电压可使其导通，在其栅极加一个低电压可使其关断；同理，若功率器件是一个P沟道金属氧化物半导体场效应晶体管（PMOSFET），在其栅极加一个低电压可使其导通，在其栅极加一个高电压可使其关断。栅极驱动器有多种结构，一种常见的结构是采用两个晶体管串联成半桥结构来实现，其中上管为P型晶体管，例如PMOSFET或PNP三极管；下管为N型晶体管，例如NMOSFET或NPN三极管，两个晶体管的连接节点作为驱动器的输出节点与功率器件的栅极相连，控制功率器件的导通与关断。图1是一种常用的功率器件栅极驱动电路，所述栅极驱动电路包括一个NMOS功率器件Q1，功率器件Q1的漏极端连接由电阻R1和电感L1组成的负载，以通过负载连接高压电源Vcc。功率器件Q1的栅极端与电阻R2的一端连接，电阻R2的另一端与栅极驱动装置1的输出端相连，电阻R2具有相对较小的阻值，可控制功率器件Q1的导通和关断速度。功率器件Q1的源极端与电阻R3的一端连接，电阻R3的另一端接地。功率器件Q1的源极端与电阻R3的连接处形成采样节点6，所述采样节点6与信号比较器4的负输入端相连，可检测流过功率器件Q1的电流，当出现异常电流尖峰时可关断功率器件Q1，从而避免功率器件Q1的损坏。栅极驱动装置1具有一个输出端以及两个输输入端，所述两个输入端为驱动装置第一输入端2以及驱动装置第二输入端3，功率器件Q1的栅极端可接收来自栅极驱动装置1输出的驱动信号。栅极驱动装置1的驱动装置第一输入端2能接收来自外部的控制信号，栅极驱动装置1的驱动装置第二输入端3接收信号比较器4的输出信号。信号比较器4的两个输入信号分别为参考信号Vref和采样信号Vsen，采样信号Vsen来自于功率器件Q1的源极端与电阻R3连接形成的采样节点6。参考信号Vref用来判断流过功率器件Q1的电流是否超过了过流阈值点，具体地，流过功率器件Q1的电流在电阻R3上形成压降，将采样电流信号Isen转换为采样信号Vsen，信号比较器4比较参考信号Vref和采样信号Vsen，若参考信号Vref大于采样信号Vsen，则信号比较器4输出高电平，否则，信号比较器4输出低电平，在信号比较器4输出低电平时，通过栅极驱动装置1能关断功率器件Q1。图2是一种常用的栅极驱动装置1，栅极驱动装置1包含一个PMOS晶体管P1和一个NMOS晶体管N1，两者串联成半桥结构，晶体管P1的源极端与电源电压Vcc相连，晶体管N1的源极端接地GND，晶体管P1的漏极端与晶体管N1的漏极端相互连接形成栅极驱动器输出端Out1，栅极驱动输出端Out1与图1中的电阻R2相连。第一反相器8与晶体管P1的栅极端和晶体管N1的栅极端相连，第一反相器8的输入端接收信号发生单元7的输出信号。信号发生单元7输出高电平时，能将栅极驱动装置1置为导通态，输出低电平时，能将栅极驱动装置1置为关断态。若采样信号Vsen大于参考信号Vref，则通过信号发生单元7的信号发生单元第二输入端10可将整个信号发生单元7输出低电平。在本实例中，信号发生单元7的信号发生第一输入端9形成驱动装置第一输入端2，信号发生单元7的信号发生第二输入端10形成驱动装置第二输入端3，信号发生单元7为与门单元，但不排除其它逻辑门单元。具体地，当第一反相器8的输入端接收到一个高电平，经过第一反相器8反相输出低电平后，能使得晶体管P1导通且晶体管N1关断，因此，一个高电平信号将会传输至功率器件Q1的栅极端，从而使功率器件Q1导通。相反的，当第一反相器8的输入端接收到一个低电平，经过第一反相器8反向后输出高电平，能使得晶体管P1关断而晶体管N1导通，因此，一个低电平信号将会传输至功率器件Q1的栅极端，从而使功率器件Q1关断。如上所述，栅极驱动装置1有两种状态：高电平输出和低电平输出，因此，栅极驱动装置1只提供开启和关断两种状态，但是当出现异常电流尖峰时，通过信号比较器4输出信号使功率器件Q1硬关断，电流尖峰被瞬间阻碍，会产生一个极大的瞬态电压施加在功率器件Q1两端，导致功率器件Q1损毁。此外，图2所示的栅极驱动装置1中会产生晶体管P1、晶体管N1的电流贯通现象，产生的大电流将栅极驱动装置1损毁。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种功率器件的栅极驱动电路，其电路结构简单紧凑，在功率器件出现异常电流尖峰时，可避免因硬关断带来的大电压问题，且能有效防止晶体管的贯通现象，确保栅极驱动器的正常工作。按照本专利技术提供的技术方案，所述功率器件的栅极驱动电路，包括功率器件Q1，所述功率器件Q1的漏极端通过负载与高压电源VCC连接，功率器件Q1的源极端与电阻R3的一端连接，电阻R3的另一端接地，功率器件Q1的源极端与电阻R3连接后形成采样节点；还包括与功率器件Q1栅极端连接的栅极驱动器电路，所述栅极驱动器电路包括栅极驱动器以及能向栅极驱动器的驱动器第二输入端传输使能信号的电压比较器，所述电压比较器的负输入端与采样节点连接，电压比较器的正输入端接收参考信号Vref；栅极驱动器的输出端与电阻R2的一端以及下拉电阻R7连接，电阻R2的另一端与功率器件Q1的栅极端连接；根据电压比较器传输使能信号的状态，栅极驱动器具有开态、关态以及高阻态的三种传输状态，当栅极驱动器处于开态时，栅极驱动电路能使得功率器件Q1导通，当栅极驱动器处于关态时，栅极驱动电路能使得功率器件Q1处于关断状态，当栅极驱动器处于高阻态时，通过栅极驱动器以及电阻R7能对功率器件Q1软关断。所述下拉电阻R7的一端与栅极驱动器的输出端连接，下拉电阻R7的另一端直接接地。所述栅极驱动器电路还包括晶体管Q2、RS触发器以及D触发器，所述下拉电阻R7的一端与栅极驱动器的输出端连接，下拉电阻R7的另一端与晶体管Q2的漏极端连接，晶体管Q2的源极端接地，晶体管Q2的栅极端与RS触发器的Q端连接，RS触发器的QN端与栅极驱动器的驱动器第二输入端连接；RS触发器的S端与电压比较器的输出端连接，RS触发器的R端与D触发器的输出端连接，D触发器的输入端与栅极驱动器的驱动器第一输入端连接。所述晶体管Q2为NMOS管。所述栅极驱动器包括上晶体P2以及下晶体管N2，上晶体管P2的源极端与高压电源VCC连接，上晶体管P2的栅极端与或门电路的输出端连接，下晶体管N2的源极端接地，下晶体管N2的漏极端与上晶体管P2的漏极端相互连接，以形成栅极驱动输出端Out2；下晶体管N2的栅极端与与门电路的输出端连接；或门电路的一输入端与第三反相器的输出端连接，或门电路的另一输入端与第二反相器的输出端连接，与门电路的一输入端与第二反相器的输出端连接，第三反相器的输入端以及与门电路的另一输入端相连后形成驱动器第二输入端，第二反相器的输入端形成驱动器第一输入端。所本文档来自技高网...

【技术保护点】
一种功率器件的栅极驱动电路，包括功率器件Q1，所述功率器件Q1的漏极端通过负载与高压电源VCC连接，功率器件Q1的源极端与电阻R3的一端连接，电阻R3的另一端接地，功率器件Q1的源极端与电阻R3连接后形成采样节点（6）；其特征是：还包括与功率器件Q1栅极端连接的栅极驱动器电路，所述栅极驱动器电路包括栅极驱动器（11）以及能向栅极驱动器（11）的驱动器第二输入端（13）传输使能信号的电压比较器（14），所述电压比较器（14）的负输入端与采样节点（6）连接，电压比较器（14）的正输入端接收参考信号Vref；栅极驱动器（11）的输出端与电阻R2的一端以及下拉电阻R7连接，电阻R2的另一端与功率器件Q1的栅极端连接；根据电压比较器（14）传输使能信号的状态，栅极驱动器（11）具有开态、关态以及高阻态的三种传输状态，当栅极驱动器（11）处于开态时，栅极驱动电路能使得功率器件Q1导通，当栅极驱动器（11）处于关态时，栅极驱动电路能使得功率器件Q1处于关断状态，当栅极驱动器（11）处于高阻态时，通过栅极驱动器（11）以及电阻R7能对功率器件Q1软关断。

【技术特征摘要】
1.一种功率器件的栅极驱动电路，包括功率器件Q1，所述功率器件Q1的漏极端通过负载与高压电源VCC连接，功率器件Q1的源极端与电阻R3的一端连接，电阻R3的另一端接地，功率器件Q1的源极端与电阻R3连接后形成采样节点（6）；其特征是：还包括与功率器件Q1栅极端连接的栅极驱动器电路，所述栅极驱动器电路包括栅极驱动器（11）以及能向栅极驱动器（11）的驱动器第二输入端（13）传输使能信号的电压比较器（14），所述电压比较器（14）的负输入端与采样节点（6）连接，电压比较器（14）的正输入端接收参考信号Vref；栅极驱动器（11）的输出端与电阻R2的一端以及下拉电阻R7连接，电阻R2的另一端与功率器件Q1的栅极端连接；根据电压比较器（14）传输使能信号的状态，栅极驱动器（11）具有开态、关态以及高阻态的三种传输状态，当栅极驱动器（11）处于开态时，栅极驱动电路能使得功率器件Q1导通，当栅极驱动器（11）处于关态时，栅极驱动电路能使得功率器件Q1处于关断状态，当栅极驱动器（11）处于高阻态时，通过栅极驱动器（11）以及电阻R7能对功率器件Q1软关断。2.根据权利要求1所述的功率器件的栅极驱动电路，其特征是：所述下拉电阻R7的一端与栅极驱动器（11）的输出端连接，下拉电阻R7的另一端直接接地。3.根据权利要求1所述的功率器件的栅极驱动电路，其特征是：所述栅极驱动器电路还包括晶体管Q2、RS触发器（15）以及D触发器（16），所述下拉电阻R7的一端与栅极驱动器（11）的输出端连接，下拉电阻R7的另一端与晶体管Q2的漏极端连接，晶...

【专利技术属性】
技术研发人员：黄少卿，屈柯柯，高宁，罗永波，宣志斌，肖培磊，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏,32