多重图形化掩膜的制备方法技术

本发明专利技术涉及一种多重图形化掩膜的制备方法，包括：提供半导体衬底，在所述半导体衬底上形成硬掩膜层；在部分所述硬掩膜层上形成依次层叠的非晶硅层和第一多晶硅层；在所述非晶硅层及所述第一多晶硅层的周围形成侧倾；在所述硬掩膜层、所述侧墙及所述非晶硅层上形成应力层；对所述半导体衬底进行热退火工艺，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第二多晶硅层、所述应力层及所述第一多晶硅层。本发明专利技术中，能够减小侧墙两侧壁的形貌差异，从而优化对硬掩膜层的刻蚀工艺。

Method for preparing multiple patterned mask

The invention relates to a method for preparing multiple graphics, the mask includes providing a semiconductor substrate, a hard mask layer is formed on a semiconductor substrate; in the portion of the hard mask formed sequentially stacked amorphous silicon layer and the first polycrystalline silicon layer film; roll formed around the amorphous silicon layer and the first polysilicon layer; the hard mask layer, the side wall and the formation of non stress layer of amorphous silicon layer; thermal annealing process on the semiconductor substrate, the amorphous silicon layer into a polycrystalline silicon layer second, and the second polysilicon layer is larger than the width of the the width of the first polysilicon layer; and removing the second polysilicon layer, the stress layer and the first polysilicon layer. The invention can reduce the morphological difference of the sidewalls of the side wall, thereby optimizing the etching process of the hard mask layer.

【技术实现步骤摘要】
多重图形化掩膜的制备方法
本专利技术涉及半导体集成电路制造
，尤其涉及一种多重图形化掩膜的制备方法。
技术介绍
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到65纳米、45纳米，甚至更低的32纳米，现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。为了提高半导体器件的集成度，业界已提出了多种图形化掩膜的制备方法，其中，自对准双重图形工艺即为其中的一种，但是，利用该自对准双重图形形成的半导体图形两侧的侧壁的形貌会不同，会影响半导体器件的性能。因此，如何即能够利用多重图形化掩膜层形成侧墙，又能使减小掩膜层的侧墙两侧的侧壁的差异成为本领域技术人员面临的一大难题。
技术实现思路
本专利技术的目的在于提供多重图形化掩膜的制备方法，解决现有技术中侧墙两侧的侧壁存在差异的技术问题。为解决上述技术问题，本专利技术提供一种多重图形化掩膜的制备方法，包括：提供半导体衬底，在所述半导体衬底上形成硬掩膜层；在部分所述硬掩膜层上形成依次层叠的非晶硅层和第一多晶硅层；在所述非晶硅层及所述第一多晶硅层的周围形成侧倾；在所述硬掩膜层、所述侧墙及所述非晶硅层上形成应力层；对所述半导体衬底进行热退火工艺，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第二多晶硅层、所述应力层及所述第一多晶硅层。可选的，形成所述第一多晶硅层和所述非晶硅层的步骤包括：在所述硬掩膜层上形成多晶硅膜层；对所述多晶硅膜层进行离子注入工艺，使得表面的多晶硅膜层形成所述非晶硅层，剩余的多晶硅膜层形成所述第一多晶硅层。可选的，对所述多晶硅膜层的表面进行锗离子或砷离子注入。可选的，进行离子注入的浓度为1012原子个数/cm3～1016原子个数/cm3。可选的，所述非晶硅层的厚度小于所述第一多晶硅层的厚度。可选的，采用化学气相沉积工艺在所述硬掩膜层上形成所述第一多晶硅层及所述非晶硅层。可选的，所述第一多晶硅层的厚度为50nm～100nm，所述第二多晶硅层的厚度为20nm～60nm。可选的，所述第二多晶硅层的宽度比所述第一多晶硅层的宽度宽10％～50％。可选的，所述硬掩膜层的材料为非晶碳或氮化硼，所述硬掩膜层的厚度为20nm～100nm。可选的，所述侧墙的材料为氧化硅，所述侧墙的厚度为20nm～50nm。可选的，所述应力层为压应力层。可选的，所述应力层的材料为氮化硅，所述应力层的厚度为20nm～100nm。与现有技术相比，本专利技术提供的多重图形化掩膜的制备方法中，在硬掩膜层上形成第一多晶硅层及非晶硅层，图形化非晶硅层和第一多晶硅层，并在非晶硅层和第一多晶硅层的周围形成侧墙，在非晶硅层及侧墙上形成应力层，对半导体衬底进行热退火工艺处理，非晶硅层转变为第二多晶硅层，第二多晶硅层由于热膨胀使得其宽度大于第一多晶硅层，第二多晶硅层和压应力层的应力作用，使得侧墙的侧壁的形貌发生改变，从而减小侧墙两侧壁的形貌差异，优化对硬掩膜层的刻蚀工艺。附图说明图1为本专利技术一实施例中多重图形化掩膜制备方法的流程图；图2为本专利技术一实施例中形成硬掩膜层的结构示意图；图3为本专利技术一实施例中形成多晶硅膜层的结构示意图；图4为本专利技术一实施例中形成第一多晶硅层及非晶硅层的结构示意图；图5为本专利技术一实施例中图形化第一多晶硅层及非晶硅层的结构示意图；图6为本专利技术一实施例中形成侧墙的结构示意图；图7为本专利技术一实施例中形成应力层的结构示意图；图8为本专利技术一实施例中形成第二多晶硅层的结构示意图；图9为本专利技术一实施例中优化的侧墙的结构示意图。具体实施方式下面将结合示意图对本专利技术的多重图形化掩膜工艺的制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，提供的多重图形化掩膜的制备方法中，对半导体衬底进行热退火工艺处理，非晶硅层转变为第二多晶硅层，第二多晶硅层由于热膨胀使得其宽度大于第一多晶硅层，第二多晶硅层和压应力层的应力作用，使得侧墙的侧壁的形貌发生改变，从而减小侧墙两侧壁的形貌差异，优化对硬掩膜层的刻蚀工艺。下文结合附图对本专利技术的多重图形化掩膜的制备方法进行详细说明，图1为多重图形化掩膜的流程图，图2～图9为各步骤对应的结构示意图，具体的，多重图形化掩膜的制备方法包括如下步骤：首先，执行步骤S1，参考图2所示，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构，继续参考图2所示，在所述半导体衬底100的表面形成硬掩膜层110，所述硬掩膜层110作为后续刻蚀工艺的掩膜层。本实施例中，所述硬掩膜层110的材料为非晶碳或氮化硼，当然，本专利技术中硬掩膜层的材料并不限于此，还可以为金属硅化钨等材料，且所述硬掩膜层110的厚度为20nm～100nm，例如，厚度为30nm、50nm、70nm、90nm等。接着，执行步骤S2，在所述硬掩膜层110上形成第一多晶硅层和非晶硅层。本实施例中形成所述第一多晶硅层和所述非晶硅层的包括如下子步骤：子步骤S21，参考图3所示，在所述硬掩膜层110的表面上形成多晶硅膜层120，其中，采用化学气相沉积工艺(CVD)形成多晶硅膜层120，所述多晶硅膜层120的厚度为20nm～200nm，例如，所述多晶硅膜层120的厚度为50nm、100nm、150nm、180nm等。子步骤S22，参考图4所示，对所述多晶硅膜120进行离子注入工艺，使得多晶硅膜层120表面的形成所述非晶硅层140，剩余的多晶硅膜层120形成所述第一多晶硅层130。本实施例中，对所述多晶硅膜层120的表面进行锗离子(Ge)或砷离子(As)注入，且进行离子注入的浓度为1012原子个数/cm3～1016原子个数/cm3，例如，离子注入的浓度为1013原子个数/cm3、1015原子个数/cm3。此外，本专利技术中，所述非晶硅层140的厚度小于所述第一多晶硅层130的厚度，例如，所述第一多晶硅层130的厚度为50nm～100nm，所述第二多晶硅层140的厚度为20nm～60nm本文档来自技高网...

【技术保护点】
一种多重图形化掩膜的制备方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成硬掩膜层；在部分所述硬掩膜层上形成依次层叠的非晶硅层和第一多晶硅层；在所述非晶硅层及所述第一多晶硅层的周围形成侧倾；在所述硬掩膜层、所述侧墙及所述非晶硅层上形成应力层；对所述半导体衬底进行热退火工艺，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第二多晶硅层、所述应力层及所述第一多晶硅层。

【技术特征摘要】
1.一种多重图形化掩膜的制备方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成硬掩膜层；在部分所述硬掩膜层上形成依次层叠的非晶硅层和第一多晶硅层；在所述非晶硅层及所述第一多晶硅层的周围形成侧倾；在所述硬掩膜层、所述侧墙及所述非晶硅层上形成应力层；对所述半导体衬底进行热退火工艺，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第二多晶硅层、所述应力层及所述第一多晶硅层。2.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，形成所述第一多晶硅层和所述非晶硅层的步骤包括：在所述硬掩膜层上形成多晶硅膜层；对所述多晶硅膜层进行离子注入工艺，使得表面的多晶硅膜层形成所述非晶硅层，剩余的多晶硅膜层形成所述第一多晶硅层。3.如权利要求2所述的多重图形化掩膜的制备方法，其特征在于，对所述多晶硅膜层的表面进行锗离子或砷离子注入。4.如权利要求3所述的多重图形化掩膜的制备方法，其特征在于，进行离子注入的浓度为1012原子个数/cm3～1016原子个数/cm3。5.如权利要求2所述的多重图形化掩膜的...

【专利技术属性】
技术研发人员：鲍宇，周海锋，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31