半导体装置及其制造方法制造方法及图纸

实现IGBT或进行与IGBT类似的动作的半导体装置的闩锁耐量的提高以及低导通电压化。半导体装置(1A)具备：第一导电型的漂移层(3)；在漂移层(3)上被彼此相邻的沟槽(4)夹着的台面区(5)；栅极电极(8)，其隔着栅极绝缘膜(6)设置于各沟槽(4)的内部；第二导电型的基极区(9)，其设置于台面区(5)；第一导电型的发射极区(11)，其在基极区(9)的表层部沿着沟槽(4)的长边方向周期性地配置有多个；以及第二导电型的接触区(12)，其以夹着各发射极区(11)的方式沿着长边方向与发射极区交替地配置，形成为比发射极区(11)深，且蔓延到发射极区(11)的正下方并相互分离。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法
本专利技术涉及一种半导体装置及其制造方法，特别涉及一种有效地应用于与沟槽(trench)构造的IGBT等有关的半导体装置及其制造方法的技术。
技术介绍
已知如下沟槽构造的绝缘栅型双极晶体管(下面称为IGBT。)：在半导体衬底的主面设置沟槽，在该沟槽的内部隔着栅极绝缘膜埋设栅极电极。与平面(planar)构造的IGBT相比，沟槽构造的IGBT能够增大沟道密度并能够降低导通电压，因此近年来其应用领域逐渐增加。另外，作为沟槽构造的IGBT，存在以下IGBT：在被彼此相邻的沟槽夹着的岛区中，沿着该岛区的长边方向交替地配置n型发射极区和p型接触区。在该IGBT中，使n型发射极区与p型基极区之间的pn结界面的在岛区长边方向上测得的发射极注入宽度窄来使栅极宽度窄，由此能够提高对于寄生晶闸管的闩锁耐量。然而，在专利文献1所公开的纵型沟槽IGBT中，发射极注入宽度相对性地依赖于在岛区长边方向上定义的n型发射极区的表面的宽度(发射极区接触宽度)。因此，当使发射极注入宽度窄来使栅极宽度窄时，n型发射极区的表面积缩小，与电连接于该n型发射极区的发射极电极之间的接触电阻增加，因此存在导通电压变高的问题。特别是，在沟槽构造的IGBT中，为了实现高电流密度化，存在使岛区的宽度窄来增加岛区的数量的趋势。因此，由于使岛区的宽度窄而n型发射极区的表面积缩小，与发射极电极之间的接触电阻增加，因此即使要实现岛区的微细化也需要尽可能确保发射极区的表面积。专利文献1：日本特开2013-187440号公报
技术实现思路
专利技术要解决的问题本专利技术的目的在于提供一种能够实现在独立器件或功率IC中使用的IGBT或进行与IGBT类似的动作的半导体装置的闩锁耐量的提高以及低导通电压化的技术。用于解决问题的方案为了实现上述目的，本专利技术的一个方式所涉及的半导体装置的宗旨在于，具备：第一导电型的漂移层；在漂移层上被彼此相邻的沟槽夹着的台面区；栅极电极，其隔着栅极绝缘膜设置于各沟槽的内部；第二导电型的基极区，其设置于台面区；第一导电型的发射极区，其在基极区的表层部沿着沟槽的长边方向周期性地配置有多个；以及第二导电型的接触区，其以夹着各发射极区的方式沿着长边方向与发射极区交替地进行配置，形成为比发射极区深，且蔓延到发射极区的正下方并相互分离。另外，本专利技术的一个方式所涉及的半导体装置的制造方法的宗旨在于，包括以下工序：在第一导电型的半导体衬底的表层部形成第二导电型的基极区；向基极区的表层部的周期性的多个区，沿着一个方向选择性地注入呈第一导电型的第一杂质离子；按具有比多个区的排列图案的间隔宽的间隔、且与多个区的排列相同的排列间距的图案，且利用比第一杂质离子低的加速能量，向注入有第一杂质离子的多个区之间的基极区的表层部，沿着一个方向选择性地注入呈第一导电型的第二杂质离子；以及以在注入有第一杂质离子的区形成第二导电型的接触区、且在注入有第二杂质离子的区形成第一导电型的发射极区的方式，使第一杂质离子和第二杂质离子活性化。专利技术的效果根据本专利技术，能够实现IGBT或进行与IGBT类似的动作的半导体装置的闩锁耐量的提高以及低导通电压化。附图说明图1是本专利技术的第一实施方式所涉及的半导体装置的主要部分俯视图。图2是表示沿着图1的IIa-IIa线的截面构造的主要部分截面图。图3是表示沿着图1的IIb-IIb线的截面构造的主要部分截面图。图4是表示沿着图1的IIc-IIc线的截面构造的主要部分截面图。图5是放大表示图4的一部分的放大截面图。图6是放大表示图4的一部分的放大截面图。图7是放大表示图2的一部分的放大截面图。图8是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图9是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图10是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图11是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图12是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(表示杂质导入用掩膜的平面图案的主要部分俯视图)。图13是表示沿着图12的IIIa-IIIa线的截面构造的主要部分截面图。图14是表示沿着图12的IIIb-IIIb线的截面构造的主要部分截面图。图15是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(表示杂质导入用掩膜的平面图案的主要部分俯视图)。图16是表示沿着图15的IVa-IVa线的截面构造的主要部分截面图。图17是表示沿着图15的IVb-IVb线的截面构造的主要部分截面图。图18是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图19是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIb-IIb线对应的位置处的主要部分截面图)。图20是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIc-IIc线对应的位置处的主要部分截面图)。图21是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图22是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图23是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图24是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图25是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图26是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图27是用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的图(与图1的IIa-IIa线对应的位置处的主要部分截面图)。图28是表示用于说明本专利技术的第一实施方式所涉及的半导体装置的制造方法的制造工序的一部分的工艺流程图。图29是本专利技术的第二实施方式所涉及的半导体装置的主要部分俯视图。图30是表示沿着图29的Va-Va线的截面构造的主要部分截面图。图31是表示沿着图29的Vb-Vb线的截面构造的主要部分截面图。图32是本专利技术的第三实施方式所涉及的半导体装置的主要部分俯视图。图33是表示沿着图32的VIa-VIa线的截面构造的主要部分截面图。图34是表示沿着图32的VIb-VIb线的截面构造的主要部分截面图。图35是用于说明本专利技术的第三实施方式所涉及的半导体装置的制造方法的图(与图32的VIa-VIa线对应的位置处的主要部分截面图)。图36是用于说明本专利技术的第三实施方式所涉及的半导体装置的制造方法的图(与图32的VIa-VIa线对应的位置处本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：第一导电型的漂移层；在所述漂移层上被彼此相邻的沟槽夹着的台面区；栅极电极，其隔着栅极绝缘膜设置于各所述沟槽的内部；第二导电型的基极区，其设置于所述台面区；第一导电型的发射极区，其在所述基极区的表层部沿着所述沟槽的长边方向周期性地配置有多个；以及第二导电型的接触区，其以夹着各所述发射极区的方式沿着所述长边方向与所述发射极区交替地进行配置，形成为比所述发射极区深，且蔓延到所述发射极区的正下方并相互分离。

【技术特征摘要】
【国外来华专利技术】2015.02.03 JP 2015-0193721.一种半导体装置，其特征在于，具备：第一导电型的漂移层；在所述漂移层上被彼此相邻的沟槽夹着的台面区；栅极电极，其隔着栅极绝缘膜设置于各所述沟槽的内部；第二导电型的基极区，其设置于所述台面区；第一导电型的发射极区，其在所述基极区的表层部沿着所述沟槽的长边方向周期性地配置有多个；以及第二导电型的接触区，其以夹着各所述发射极区的方式沿着所述长边方向与所述发射极区交替地进行配置，形成为比所述发射极区深，且蔓延到所述发射极区的正下方并相互分离。2.根据权利要求1所述的半导体装置，其特征在于，定义在所述接触区的表面上的在所述长边方向上测得的接触区接触宽度比定义在所述发射极区的表面上的在所述长边方向上测得的发射极区接触宽度窄。3.根据权利要求1所述的半导体装置，其特征在于，定义在所述接触区的表面上的在所述长边方向上测得的接触区接触宽度比定义在所述发射极区的表面上的在所述长边方向上测得的发射极区接触宽度宽。4.根据权利要求2或3所述的半导体装置，其特征在于，所述接触区与所述基极区之间的界面的在所述长边方向上测得的有效接触区宽度比所述发射极区与所述基极区之间的pn结界面的在所述长边方向上测得的发射极注入宽度宽。5.根据权利要求4所述的半导体装置，其特征在于，所述发射极注入宽度的一半的长度比所述发射极区与所述接触区之间的pn结界面的爬电距离短。6.根据权利要求5所述的半导体装置，其特征在于，所述发射极区和所述接触区设置成将相邻的所述沟槽连起来。7.根据权利要求6所述的半导体装置，其特征在于，所述发射极区的杂质浓度比所述接触区的杂质浓度高。8.根据权利要求1所述的半导体装置，其特征在于，还具备：层间绝缘膜，其设置成覆盖所述发射极区和所述接触区；势垒金属膜，其设置于贯穿所述层间绝缘膜的接触孔的内壁以及在所述接触孔的底部露出的所述发射极区和所述接触区各自的表面；接触插塞，其隔着所述势垒金属膜设置于所述接触孔的内部；以及发射极电极，其以与所述接触插塞连接的方式设置于所述层间绝缘膜上。9.根据权利要求8所述的半导体装置，其特征在于，所述接触孔沿着所述长边方向呈条状地延伸。10.根据权利要求8所述的半导体装置，其特征在于，所述势垒金属膜的上缘部以具有高度差的方式比所述接触孔的上缘部低。11.根据权利要求8所述的半导体装置，其特征在于，所述接触插塞的表面为凹形状。12.根据权利要求8所述的半导体装置，其特征在于，所述势垒金属膜由包括钛膜和氮化钛膜的复合膜形成，所述接触插塞由钨膜形成。13.根据权利要求8～12中的任一项所述的半导体装置，其特征在于，还具备：在所述漂移层上被彼此相邻的所述沟槽夹着的二极管用台面区；第二导电型的阳极区，其设置于所述二极管用台面区的表层部；以及第一导电型的阴极区，其与所述二极管用台面区相向地设置于所述漂移层的与表层部相反的一侧的背面。14.根据权利要求1所述的半导体装置，其特征在于，所述栅极绝缘膜具有第一部分和第二部分，所述第一部分至少设置于所述沟槽的位于夹着所述发射极区正下方的所述基极区的位置的侧壁，所述第二部分以比所述第一部分厚的膜厚形成，且至少设置于所述沟槽的位于夹着所述接触区正下方的所述基极区的位置的侧壁。15.根据权利要求...

【专利技术属性】
技术研发人员：阿部和，宫田大嗣，高桥英纪，野口晴司，岛田直也，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP