非易失性存储器的页缓存器电路及控制方法、存储器技术

非易失性存储器的页缓存器电路及控制方法、存储器，包括：第一锁存器、读取电路、用于调节判断节点的电位的选择性置1电路；所述判断节点位于所述读取电路和所述选择性置1电路之间；所述第一锁存器适于存储来自外部I/O的数据，包括第一锁存点和第二锁存点；所述选择性置1电路通过第一输入端与所述第一锁存点耦接，通过第二输入端与所述第二锁存点耦接，通过输出端与所述判断节点耦接；在所述读取电路读取所述非易失性存储器的存储元的数据至所述判断节点后，在第二电压源和判断节点置位使能信号的控制下，根据所述第一锁存器中第一锁存点的数据对所述判断节点进行选择性置1操作。上述方案可以减小页缓存器电路的面积，提高电路可靠性。

Page buffer circuit of nonvolatile memory and control method and memory

Non volatile memory page buffer circuit and control method, memory, including: a first latch circuit, read and used for adjusting the selective node potential judgment circuit 1; the judgment between the nodes located in the read circuit and the selective circuit 1; the first latch for storage from the external I/O data includes a first latch and second latch; the selective circuit 1 through a first input end and the first latch point is coupled through the second input and the second latch point is coupled through the output end and the judgment node coupled circuit in reading; the reading of the non-volatile memory storage element data to the judgment after a node in the second node voltage source and judge position control can make the signal, according to the first latch latches the first point The data selectively operates 1 of the judgment nodes. The scheme can reduce the area of the page buffer circuit and improve the reliability of the circuit.

【技术实现步骤摘要】
非易失性存储器的页缓存器电路及控制方法、存储器
本专利技术涉及电路
，特别是涉及一种非易失性存储器的页缓存器电路及控制方法、存储器。
技术介绍
NAND闪存是一种非易失性存储技术，即断电后仍能保存数据，相比其他的快闪存储器，它是实现大容量低成本的最有效方案之一。非易失性存储器的存储阵列的读写操作以页为单位，对于存储阵列的编程操作数据来自外部I/O，并传入非易失性存储器的页缓存器电路，最终再被编入存储阵列的存储元中。图1是现有技术中的一种页缓存器电路，参照图1所示，如果外部I/O数据为1，那么SLR1为1，表示编程禁止，让存储元维持擦除态，如果SLR1为0，表示需要进行编程。当一次编程完成后，需要读取存储元的状态校验判断是否编程成功。假设SLR1初始数据为1，表示编程禁止，需要维持存储元的擦除态，但擦除态的存储元经校验读取到N1的是0，如果校验读取的数据写入锁存器11将使SLR1的数据改写为0，而SLR1为0表示要对存储元进行编程，这样，就会破坏存储元的擦除状态。因此，需要通过电路10对此时校验读取到N1的数据0改写为1后，才能写入锁存器11，该过程称为选择性置1操作。图1所示的现有技术的页缓存器电路中的电路10完成了所述选择性置1的操作，然而，现有技术中的页缓存器电路由于采用所述电路10，存在辐照条件下容易产生漏电、面积较大的问题。
技术实现思路
本专利技术实施例要解决的技术问题是减小页缓存器电路的面积，提高页缓存器电路的可靠性。为解决上述问题，本专利技术提供一种非易失性存储器的页缓存器电路，所述电路包括：第一锁存器、读取电路、用于调节判断节点的电位的选择性置1电路；所述判断节点位于所述读取电路和所述选择性置1电路之间；所述第一锁存器适于存储来自外部I/O的数据，包括第一锁存点和第二锁存点；其中，所述第一锁存点的信号值与外部I/O数据一致，所述第一锁存点和第二锁存点的电位反相；所述选择性置1电路通过第一输入端与所述第一锁存点耦接，通过第二输入端与所述第二锁存点耦接，通过输出端与所述判断节点耦接；适于在所述读取电路读取所述非易失性存储器的存储元的数据至所述判断节点后，在第二电压源和判断节点置位使能信号的控制下，根据所述第一锁存器中第一锁存点的数据对所述判断节点进行选择性置1操作。可选地，所述选择性置1电路包括：第一PMOS管、第十一NMOS管和第九NMOS管；所述第一PMOS管的源极适于接入所述第二电压源，所述第一PMOS管的栅极作为所述选择性置1电路的第二输入端；所述第十一NMOS管的漏极与所述第一PMOS管的漏极耦接，所述第十一NMOS管的源极适于接入所述第二电压源，所述第十一NMOS管的栅极作为所述选择性置1电路的第一输入端；所述第九NMOS管的漏极与所述第一PMOS管的漏极耦接，所述九NMOS管的源极作为所述选择性置1电路的输出端，所述第九NMOS管的栅极适于接入判断节点置位使能信号。可选地，所述第一锁存器包括：第八NMOS管、第一反相器和第二反相器；所述第一反相器的输入端与所述第二反相器的输出端耦接，所述第一反相器的输出端与所述第二反相器的输入端耦接，所述第一反相器的输出端作为所述第一锁存器的第一锁存点，所述第二反相器的输出端作为所述第一锁存器的第二锁存点；所述第八NOMS管的源极与所述第二反相器的输入端耦接，漏极与所述第一反相器的输入端耦接，栅极适于接入第一均衡使能器信号。可选地，所述读取电路包括第十五NMOS管和第十NMOS管，适于读取所述非易失性存储器的存储元中存储的数据后，在位线电压钳位信号的控制下传输所述存储元中存储的数据至所述判断节点；所述第十五NMOS管的源极经过所述判断节点与所述选择性置1电路的输出端耦接，所述第十五NMOS管的栅极适于接入所述位线电压钳位信号；所述第十NMOS管的源极与所述第十五NMOS管的源极耦接，所述第十NMOS管的漏极适于接入第一电压源，栅极适于接入位线预充使能信号。可选地，所述非易失性存储器的页缓存器电路，还包括：第二锁存器，适于存储外部I/O数据，所述第二锁存器包括：第三NMOS管、第三反相器和第四反相器；所述第三反相器的输入端与所述第四反相器的输出端耦接，所述第三反相器的输出端与所述第四反相器的输入端耦接，所述第三反相器的输出端与作为所述第二锁存器的输出端；所述第三NMOS管的漏极与所述第三反相器的输入端耦接，源极与所述第四反相器的输入端耦接，所述第三NMOS管的栅极适于接入第二均衡使能信号。可选地，所述非易失性存储器页缓存器电路，还包括：第五NMOS管、第六NMOS管和第十四NMOS管；所述第五NMOS管的源极与所述第二锁存器的输出端耦接，栅极适于接入第二数据传输使能信号，漏极适于经所述判断节点与所述选择性置1电路的输出端耦接；所述第六NMOS管的源极与漏极耦接并接地，所述第六NMOS管的栅极与所述第五MOS管的漏极耦接；所述第十四NMOS管的源极与所述第一锁存器的第一锁存点耦接，漏极经所述判断节点与所述选择性置1电路的输出端耦接，栅极适于接入数据传输使能信号。可选地，所述非易失性存储器页缓存器电路，还包括：判断电路，所述判断电路包括：第七NMOS管；适于根据所述第一锁存器的第二锁存点的数据来判断编程校验的结果；所述第七NMOS管的栅极与所述第一锁存器的第二锁存点耦接，源极适于接地，漏极适于接入校验结果信号。可选地，所述非易失性存储器页缓存器电路，还包括：选择电路，所述选择电路包括：第十六NMOS管、第十七NMOS管、第十八NMOS管和第十九NMOS管；适于选择需要传输数据的位线；所述第十六NMOS管的栅极适于接入偶位线选通信号，源极通过接入偶数比特线与所述非易失性存储器的存储元耦接，漏极与所述第十五NMOS管的漏极耦接并作为所述选择电路的输出端；所述第十七NMOS管的漏极与所述第十六NMOS管的源极耦接，栅极适于接入偶位线屏蔽信号，源极适于接入位线屏蔽电压信号；所述第十八NMOS管的源极与所述第十七NMOS管的源极耦接，所述第十八NMOS管的栅极适于接入奇位线屏蔽信号；所述第十九NMOS管的源极与所述第十八NMOS管的漏极耦接，并通过接入奇数比特线与所述非易失性存储器的存储元耦接，所述第十九NMOS管的漏极与所述第十六NMOS管的漏极耦接，所述第十九NMOS管的栅极适于接入奇位线选通信号。本专利技术实施例还提供一种上述非易失性存储器的页缓存器电路的控制方法，所述控制方法包括：在读取电路读取所述非易失性存储器的存储元的数据至所述判断节点后，在第二电压源和判断节点置位使能信号的控制下，根据所述第一锁存器中第一锁存点的数据对所述判断节点进行选择性置1操作；所述选择性置1操作包括：在所述读取电路读取所述非易失性存储器的存储元的数据传至判断节点后，将第二电压源拉高；当第一锁存器的第一锁存点的数据为1时，通过判断节点置位使能信号置高电平，将所述第二电压源的高电平信号传至判断节点；当所述第一锁存器的第一锁存点的数据为0时，所述判断节点置位使能信号置高电平时仍维持所述判断节点的数据。可选地，所述当第一锁存器的第一锁存点的数据为1时，通过判断节点置位使能信号置高电平，将所述第二电压源的高电平信号传至判断节点；当所述第一锁存器的第一锁存点的数据为0时，所述本文档来自技高网...

【技术保护点】
一种非易失性存储器的页缓存器电路，其特征在于，包括：第一锁存器、读取电路、用于调节判断节点的电位的选择性置1电路；所述判断节点位于所述读取电路和所述选择性置1电路之间；所述第一锁存器适于存储来自外部I/O的数据，包括第一锁存点和第二锁存点；其中，所述第一锁存点的信号值与外部I/O数据一致，所述第一锁存点和第二锁存点的电位反相；所述选择性置1电路通过第一输入端与所述第一锁存点耦接，通过第二输入端与所述第二锁存点耦接，通过输出端与所述判断节点耦接；适于在所述读取电路读取所述非易失性存储器的存储元的数据至所述判断节点后，在第二电压源和判断节点置位使能信号的控制下，根据所述第一锁存器中第一锁存点的数据对所述判断节点进行选择性置1操作。

【技术特征摘要】
1.一种非易失性存储器的页缓存器电路，其特征在于，包括：第一锁存器、读取电路、用于调节判断节点的电位的选择性置1电路；所述判断节点位于所述读取电路和所述选择性置1电路之间；所述第一锁存器适于存储来自外部I/O的数据，包括第一锁存点和第二锁存点；其中，所述第一锁存点的信号值与外部I/O数据一致，所述第一锁存点和第二锁存点的电位反相；所述选择性置1电路通过第一输入端与所述第一锁存点耦接，通过第二输入端与所述第二锁存点耦接，通过输出端与所述判断节点耦接；适于在所述读取电路读取所述非易失性存储器的存储元的数据至所述判断节点后，在第二电压源和判断节点置位使能信号的控制下，根据所述第一锁存器中第一锁存点的数据对所述判断节点进行选择性置1操作。2.根据权利要求1所述的非易失性存储器的页缓存器电路，其特征在于，所述选择性置1电路包括：第一PMOS管、第十一NMOS管和第九NMOS管；所述第一PMOS管的源极适于接入所述第二电压源，所述第一PMOS管的栅极作为所述选择性置1电路的第二输入端；所述第十一NMOS管的漏极与所述第一PMOS管的漏极耦接，所述第十一NMOS管的源极适于接入所述第二电压源，所述第十一NMOS管的栅极作为所述选择性置1电路的第一输入端；所述第九NMOS管的漏极与所述第一PMOS管的漏极耦接，所述九NMOS管的源极作为所述选择性置1电路的输出端，所述第九NMOS管的栅极适于接入判断节点置位使能信号。3.根据权利要求1所述的非易失性存储器的页缓存器电路，其特征在于，所述第一锁存器包括：第八NMOS管、第一反相器和第二反相器；所述第一反相器的输入端与所述第二反相器的输出端耦接，所述第一反相器的输出端与所述第二反相器的输入端耦接，所述第一反相器的输出端作为所述第一锁存器的第一锁存点，所述第二反相器的输出端作为所述第一锁存器的第二锁存点；所述第八NOMS管的源极与所述第二反相器的输入端耦接，漏极与所述第一反相器的输入端耦接，栅极适于接入第一均衡使能器信号。4.根据权利要求1所述的非易失性存储器的页缓存器电路，其特征在于，所述读取电路包括第十五NMOS管和第十NMOS管，适于读取所述非易失性存储器的存储元中存储的数据后，在位线电压钳位信号的控制下传输所述存储元中存储的数据至所述判断节点；所述第十五NMOS管的源极经过所述判断节点与所述选择性置1电路的输出端耦接，所述第十五NMOS管的栅极适于接入所述位线电压钳位信号；所述第十NMOS管的源极与所述第十五NMOS管的源极耦接，所述第十NMOS管的漏极适于接入第一电压源，栅极适于接入位线预充使能信号。5.根据权利要求1所述的非易失性存储器的页缓存器电路，其特征在于，还包括：第二锁存器，适于存储外部I/O数据，所述第二锁存器包括：第三NMOS管、第三反相器和第四反相器；所述第三反相器的输入端与所述第四反相器的输出端耦接，所述第三反相器的输出端与所述第四反相器的输入端耦接，所述第三反相器的输出端与作为所述第二锁存器的输出端；所述第三NMOS管的漏极与所述第三反相器的输入端耦接，源极与所述第四反相器的输入端耦接，所述第三NMOS管的栅极适于接入第二均衡使能信号。6.根据权利要求5所述的非易失性存储器的页缓存器电路，其特征在于，还包括：第五NMOS管、第六NMOS管和第十四NMOS管；所述第五NMOS管的源极与所述第二锁存器的输出端耦接，栅极适于接入第二数据传输使能信号，漏极适于经所述判断节点与所述选择性置1电路...

【专利技术属性】
技术研发人员：夏杰峰，肖磊，左平，刘刚，刘金辰，黄新运，
申请(专利权)人：上海复旦微电子集团股份有限公司，
类型：发明
国别省市：上海,31