固态存储装置及其相关读取控制方法制造方法及图纸

一种固态存储装置及其相关读取控制方法。此方法包括下列步骤：在固态存储装置的待机模式时，进行背景监测动作，以取得非易失性存储器中第一区块所对应的最佳第一读取电压组；提供预定读取电压组至非易失性存储器，以读取非易失性存储器中第一区块的数据，并判断是否成功解码第一区块的数据；以及，在无法成功解码第一区块的数据时，对第一区块进行读取重试流程，并且将第一区块所对应的第一最佳读取电压组提供至非易失性存储器，以读取第一区块的数据。

Solid state memory device and related read control method

Solid state memory device and related read control method thereof. The method includes the following steps: in the solid state memory standby mode, background monitoring action, in order to obtain the best first non volatile memory in the first block corresponding to the read voltage; providing a predetermined read voltage group to the nonvolatile memory to read nonvolatile memory in the first block of data. And determine whether the first data block in the first successful decoding; and, unable to successfully decoded data block, read retry process on the first block, and the corresponding to the first block of the first group to provide the best read voltage to the non-volatile memory, to read the first block of data.

【技术实现步骤摘要】
固态存储装置及其相关读取控制方法
本专利技术涉及一种固态存储装置及其控制方法，且特别涉及一种固态存储装置及其相关读取控制方法。
技术介绍
众所周知，固态存储装置(solidstatedevice)已经非常广泛的应用于各种电子产品，例如SD卡、固态硬盘等等。一般来说，固态存储装置是由控制电路以及非易失性存储器(non-volatilememory)组合而成。再者，非易失性存储器是利用与非门快闪存储器(NANDflashmemory)所组成。而根据每个晶胞(cell)所存储的数据量，快闪存储器可进一步区分为每个晶胞存储一位的单层晶胞(Single-LevelCell，简称SLC)快闪存储器、每个晶胞存储二位的多层晶胞(Multi-LevelCell，简称MLC)快闪存储器与每个晶胞存储三位的三层晶胞(Triple-LevelCell，简称TLC)快闪存储器。请参照图1，其所绘示为固态存储装置示意图。固态存储装置10经由一外部总线12连接至主机(host)14，其中外部总线12可为USB总线、SATA总线、PCIe总线等等。再者，固态存储装置10中包括一控制电路101与一非易失性存储器105。其中，控制电路101经由一内部总线107连接至非易失性存储器105，用以根据主机14所发出的命令将接收的写入数据存入非易失性存储器105，或者由非易失性存储器105中取得读取数据并传递至主机14。再者，控制电路101中还包括一错误校正单元(简称ECC单元)104与一重试表(retrytable)106。错误校正单元104可用来更正读取数据中的错误位(errorbits)，并且在更正完成后将正确的读取数据传递至主机14。另外，当错误校正单元104无法成功地校正所有的错误位时，则无法输出读取数据至主机14。此时，重试表106将提供其他的读取电压(readvoltage)，使控制电路101采用其他的读取电压来对非易失性存储器105进行读取重试(readretry)。请参照图2A，其所绘示为固态存储装置中非易失性存储器的晶胞排列示意图。非易失性存储器105由多个晶胞排列成一存储器阵列(memoryarray)，而每个晶胞内包括一个浮动栅晶体管(floatinggatetransistor)。再者，利用字线(wordline)WL(n-1)、WL(n)、WL(n+1)即可控制一行(row)的晶胞，而根据一选定行(selectedrow)中个别晶胞内浮动栅晶体管的开启(turnon)与关闭(turnoff)，即可决定晶胞的存储状态。另外，此晶胞可为SLC、MLC或者TLC快闪存储器。基本上，浮动栅晶体管中的浮动栅(floatinggate)可以存储热载子(hotcarrier)，而根据热载子存储量的多寡可决定该浮动栅晶体管的临限电压(thresholdvoltage，简称VTH)。也就是说，具有较高的临限电压的浮动栅晶体管需要较高的栅极电压(gatevoltage)来开启(turnon)浮动栅晶体管；反之，具有较低的临限电压的浮动栅晶体管则可以用较低的栅极电压来开启浮动栅晶体管。因此，在固态存储装置的编程周期(programcycle)时，利用控制电路101控制注入浮动栅的热载子量，即可改变其临限电压。而在读取周期(readcycle)时，固态存储装置10中的控制电路101提供读取电压至浮动栅晶体管的栅极，并根据浮动栅晶体管是否能被开启(turnon)来判断其存储状态。请参照图2B，其所绘示为MLC快闪存储器中的存储状态与临限电压关系示意图。基本上，MLC快闪存储器的一个晶胞可以根据不同的热载子注入量而呈现四个存储状态E、A、B、C。在未注入热载子时，晶胞可视为存储状态E，而随着热载子注入的量的多寡，可再区分为A、B、C三种存储状态。举例来说，存储状态C的晶胞具有最高的临限电压电平，存储状态E的晶胞具有最低的临限电压电平。再者，当晶胞经过抹除周期之后，皆会回复至未注入热载子的存储状态E。再者，SLC快闪存储器的一个晶胞可以呈现二个存储状态，而TLC快闪存储器的一个晶胞可以呈现八个存储状态。而以下皆以MLC快闪存储器所组成的非易失性存储器105为例来说明读取数据的流程，当然类似的方式也可以运用至SLC与TLC快闪存储器。一般而言，在编程周期时，若将多个晶胞编程为相同的存储状态时，并非每个晶胞的临限电压都会相同，而是会呈现一分布曲线(distributioncurve)，且其分布曲线可对应至一中位临限电压。由图2B可知，存储状态E的中位临限电压为VTHE(例如0V)，存储状态A的中位临限电压为VTHA(例如10V)、存储状态B的中位临限电压为VTHB(例如20V)、存储状态C的中位临限电压为VTHC(例如30V)。举例来说明，在统计存储状态A的所有晶胞的临限电压后，具有中位临限电压VTHA(例如10V)的晶胞数目最多。如图2B所示，根据MLC快闪存储器中各个存储状态的分布曲线即可据以产生三个读取电压Vra、Vrb、Vrc作为一读取电压组(readvoltageset)。而在读取周期时，控制电路101即可依序提供读取电压组的三个读取电压至字线(wordline)，用以检测MLC快闪存储器中的晶胞的存储状态。举例来说，当提供读取电压Vrb至非易失性存储器105后，可以决定晶胞的最高有效位(mostsignificantbit，MSB)。假设晶胞的临限电压小于读取电压Vrb而可以被开启，则控制电路101将该晶胞的MSB判定为“1”；假设晶胞的临限电压大于读取电压Vrb无法被开启，则控制电路101将该晶胞的MSB判定为“0”。相同地，提供读取电压Vra与Vrc至非易失性存储器105后，即可以决定晶胞的最低有效位(leastsignificantbit，LSB)。因此，如图2B所示，控制电路101以“11”来代表存储状态E、以“10”来代表存储状态A、以“00”来代表存储状态B、以“01”来代表存储状态C。同理，控制电路101可以利用一个读取电压来决定SLC快闪存储器中的二个存储状态。或者，控制电路101可以利用七个读取电压作为一个读取电压组，用来决定TLC快闪存储器中的八个存储状态。由以上的说明可知，读取电压Va、Vb、Vc是用来决定晶胞存储状态的重要依据。然而，当非易失性存储器105使用了一段时间之后，晶胞的特性会改变，使得每个存储状态的分布曲线(distributioncurve)改变且中位临限电压也会产生偏移。在此状况下，若利用原先的读取电压Va、Vb、Vc来读取非易失性存储器105中的数据时，可能会产生过多的错误位(errorbit)，使得ECC单元104无法校正所有的错误位，并且无法输出正确的读取数据至主机14。因此，已知的控制电路101中会有一重试表，重试表可为一存储器，用以存储多个读取电压组。当控制电路101确认需进行读取重试(readretry)时，控制电路101在重试表106中获得另一读取电压组的三个读取电压Vra’、Vrb’、Vrc’，并提供至非易失性存储器105以重新读取数据。请参照图2C，其所绘示为已知固态存储装置的解码流程示意图。首先，控制电路101提供预定的(default)读取电压组本文档来自技高网...

【技术保护点】
一种固态存储装置的读取控制方法，其中，该固态存储装置具有非易失性存储器，包括多个区块，其中这些区块包括第一区块及第二区块，该读取控制方法包括下列步骤：在该固态存储装置的待机模式时，进行背景监测动作，以取得该第一区块对应的第一最佳读取电压组及该第二区块对应的第二最佳读取电压组；提供预定读取电压组至该非易失性存储器，以读取该第一区块的数据，并判断是否成功解码该第一区块的数据；以及在无法成功解码该第一区块的数据时，对该第一区块进行读取重试流程，并且将该第一区块所对应的该第一最佳读取电压组提供至该非易失性存储器，以读取该第一区块的数据。

【技术特征摘要】
1.一种固态存储装置的读取控制方法，其中，该固态存储装置具有非易失性存储器，包括多个区块，其中这些区块包括第一区块及第二区块，该读取控制方法包括下列步骤：在该固态存储装置的待机模式时，进行背景监测动作，以取得该第一区块对应的第一最佳读取电压组及该第二区块对应的第二最佳读取电压组；提供预定读取电压组至该非易失性存储器，以读取该第一区块的数据，并判断是否成功解码该第一区块的数据；以及在无法成功解码该第一区块的数据时，对该第一区块进行读取重试流程，并且将该第一区块所对应的该第一最佳读取电压组提供至该非易失性存储器，以读取该第一区块的数据。2.如权利要求1所述的读取控制方法，其中该背景监测动作包括下列步骤：在该第一区块中选取特定页；将重试表中存储的X个读取电压组提供至该非易失性存储器，用以读取该特定页的数据，并对应地产生X个解码结果；以及根据该X个解码结果，由该X个读取电压组中决定该第一区块所对应的该第一最佳读取电压组。3.如权利要求2所述的读取控制方法，其中在该X个解码结果中，选择无法被成功解码的码字最少，且错误位最少所对应的读取电压组为该第一最佳读取电压组。4.如权利要求2所述的读取控制方法，其中该重试表中存储的这些读取电压组是通过在该非易失性存储器遭受读取失败模式下进行分析，以获得多个读取电压组并存储在该重试表。5.如权利要求4所述的读取控制方法，其中该读取失败模式为编程干扰模式、数据维持模式或者读取干扰模式。6.如权利要求4所述的读取控制方法，其中在该读取失败模式下，进行统计结果并利用分群算法来进行分群，并获得这些读取电压组。7.如权利要求1所述的读取控制方法，其中还包括：在提供该第一最佳读取电压后，仍无法成功解码该第一区块的数据时，对该第一区块进行扩充读取重试流程，其中该扩充读取重试流程还包括下列步骤：将该第一最佳读取电压组所对应的N个扩充读取电压组提供至该非易失性存储器，以读取该第一区块的数据。8.一种固态存储装置，包括：非易失性存储器，包括多个区块，其中这些区块包括第一区块及第二区块；控制电路，连接至该非易失性存储器，该控制电路中包括错误校正单元与重试表，且该重试表中存...

【专利技术属性】
技术研发人员：曾士家，傅仁杰，
申请(专利权)人：光宝电子广州有限公司，光宝科技股份有限公司，
类型：发明
国别省市：广东,44