半导体集成电路装置以及可穿戴装置制造方法及图纸

本发明专利技术涉及半导体集成电路装置以及可穿戴装置，能够提供能够在实现低功耗化的同时稳定地动作的半导体装置。半导体装置具备：CPU(26)；系统控制器(24)，指定CPU(26)的动作速度；SRAM(30)，具有P型SOTB晶体管(SP1、SP2)和N型SOTB晶体管(SN1～SN4)，与CPU(26)连接；以及基板偏置电路(23)，与系统控制器(24)连接，能够对P型SOTB晶体管(SP1、SP2)以及N型SOTB晶体管(SN1～SN4)供给基板偏置电压(Vsp、Vsn)。此处，在系统控制器(24)指定使CPU(26)以低速进行动作的低速模式时，基板偏置电路(23)将基板偏置电压(Vsp、Vsn)供给到P型SOTB晶体管(SP1、SP2)以及N型SOTB晶体管(SN1～SN4)。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路装置以及可穿戴装置，特别涉及适合于低功耗化的半导体集成电路装置。
技术介绍
作为可穿戴装置，有如智能手表那样在手腕上佩戴的便携终端装置。在这样的便携终端装置中，虽然通过从电池供给的电力来驱动，但尤其要求长时间进行动作。为了达成作为终端的功能和作为手表的功能，在便携终端装置内部，安装了内置了微型处理器(以下称为CPU：CentralProcessingUnit，中央处理装置)、存储器等的半导体集成电路装置(以下还简称为半导体装置)。为了能够使便携终端装置长时间进行动作，考虑在便携终端装置内部，安装内置了以低速进行动作的低速CPU的半导体装置和内置了以高速进行动作的高速CPU的半导体装置。在该情况下，例如作为手表的功能通过低速CPU(子CPU)达成，作为终端的功能通过高速CPU(主CPU)达成。低速CPU以低速进行动作，所以功耗变低，所以能够延长便携终端装置的动作时间。作为降低半导体装置的功耗的技术，已知DVFS(DynamicVoltageandFrequencyScaling，动态电压和频率调节)。通过使用DVFS技术，使半导体装置的电源电压降低，使用于使该半导体装置进行动作的频率降低，从而能够降低半导体装置的功耗。由于能够降低半导体装置的功耗，所以能够延长便携终端装置的动作时间。另外，作为降低半导体装置的功耗的技术，在例如专利文献1中记载了对半导体装置的基板施加基板偏置电压，而使用于使半导体装置进行动作的频率可变。作为在半导体装置中内置的存储器，有静态型随机存取存储器(以下称为SRAM)。在例如专利文献2中记载了降低SRAM的功耗的技术。专利文献1：日本特开2004-282776号公报专利文献2：日本特开2003-132683号公报
技术实现思路
在使用2个半导体装置、即内置主CPU的半导体装置和内置子CPU的半导体装置的结构中，安装的半导体装置等的数量增加，担心便携终端装置的价格上升。另外，在使用DVFS技术的结构中，即使降低频率来进行低速动作，由泄漏电流等所致的待机电流未被降低，对于功耗降低，无法期待高的效果。进而，通过DVFS技术，可变更的频率的范围也仅为约50％左右，无法按位数的单位来变更频率，所以由此也无法期待对于低功耗的高的效果。在变更对半导体装置的基板供给的基板偏置电压的结构中，难以使半导体装置稳定地动作。在专利文献1以及2中，未记载能够在实现低功耗化的同时稳定地动作的半导体装置。本专利技术的目的在于提供一种能够在实现低功耗化的同时稳定地动作的半导体装置。本专利技术的上述目的以及其他目的和新的特征根据本说明书的记述以及附图将更加明确。如果简单地说明在本申请中公开的专利技术中的代表性的专利技术的概要，则如下所述。即，一种半导体集成电路装置，其特征在于，具备：第1电路；模式指定电路，指定第1电路的动作速度；第2电路，具有P型SOTB晶体管和N型SOTB晶体管，与第1电路连接；以及基板偏置电路，与模式指定电路连接，能够对P型SOTB晶体管以及N型SOTB晶体管供给第1基板偏置电压以及第2基板偏置电压。此处，在模式指定电路指定使第1电路以第1速度进行动作的第1动作模式时，基板偏置电路将第1基板偏置电压以及第2基板偏置电压供给到P型SOTB晶体管以及N型SOTB晶体管。另一方面，在模式指定电路指定以比第1速度更高速的第2速度使第1电路动作的第2动作模式时，基板偏置电路不向P型SOTB晶体管以及N型SOTB晶体管供给基板偏置电压。此处，SOTB是指SilicononThinBuriedOxide(硅上薄埋氧化物)的简称，SOTB晶体管表示使用在硅基板上形成了极薄的绝缘膜和硅薄膜而得到的基板的晶体管。在SOTB晶体管中，形成漏极电流所流过的沟道的部位的沟道区域(硅薄膜的区域)的杂质浓度变低。因此，SOTB晶体管还被称为无掺杂晶体管。P型SOTB晶体管表示漏极电流所流过的沟道成为P型沟道的SOTB晶体管，N型SOTB晶体管表示漏极电流所流过的沟道成为N型沟道的SOTB晶体管。在SOTB晶体管中，形成沟道的沟道区域(硅薄膜的区域)的杂质浓度低。因此，SOTB晶体管之间的阈值电压的波动小。即，P型SOTB晶体管之间的阈值电压的波动以及N型SOTB晶体管之间的阈值电压的波动小。由此，能够减少在供给了基板偏置电压时由于阈值电压的波动而错误地成为导通状态或者截止状态的P型SOTB晶体管和/或N型SOTB晶体管，能够提供一种即使供给基板偏置电压也稳定地动作的半导体装置。另外，在被供给基板偏置电压的硅基板与成为沟道区域的硅薄膜的区域之间，介有绝缘膜，所以即使供给基板偏置电压，也能够防止在硅薄膜与硅基板之间流过泄漏电流。由此，即使供给基板偏置电压，也能够抑制功耗增加。即，能够提供在降低功耗的同时稳定地动作的半导体装置。进而，在SOTB晶体管中，其阈值电压与所供给的基板偏置电压的值成比例地变化。因此，能够根据基板偏置电压的值，将P型SOTB晶体管以及N型SOTB晶体管分别容易地变更为期望的阈值电压。作为被供给基板偏置电压的例子，叙述了硅基板。但是，在与硅薄膜对置的区域是例如形成于硅基板的阱区域的情况下，对该阱区域供给基板偏置电压。另外，在本说明书中，将场效应晶体管简称为MOS晶体管，与SOTB晶体管相区分。在场效应晶体管中，也将沟道成为P沟道的MOS晶体管称为P型MOS晶体管，将沟道成为N型沟道的MOS晶体管称为N型MOS晶体管。如果简单地说明通过在本申请中公开的专利技术中的代表性的专利技术得到的效果，则如以下所述。能够提供一种能够在实现低功耗化的同时稳定地动作的半导体装置。附图说明图1是示出实施方式1的半导体装置的结构的框图。图2是示出实施方式1的半导体装置的结构的电路图。图3(A)以及(B)是示意地示出MOS晶体管以及SOTB晶体管的构造的剖面图。图4是示出实施方式1的半导体装置的动作概念的说明图。图5是示出实施方式1的P型SOTB晶体管以及N型SOTB晶体管的阈值电压的变化的特性图。图6是示出通过基板偏置电路产生的基板偏置电压的变化的示意性的波形图。图7是示出通过仿真求出的高速模式下的阈值电压和电源电压的关系的特性图。图8是示出通过仿真求出的低速模式下的阈值电压和电源电压...

【技术保护点】
一种半导体集成电路装置，其特征在于，具备：第1电路；模式指定电路，指定所述第1电路的动作速度；第2电路，具有P型SOTB晶体管和N型SOTB晶体管，与所述第1电路连接；以及基板偏置电路，与所述模式指定电路连接，能够对所述P型SOTB晶体管以及所述N型SOTB晶体管供给第1基板偏置电压以及第2基板偏置电压，在所述模式指定电路指定使所述第1电路以第1速度进行动作的第1动作模式时，所述基板偏置电路将所述第1基板偏置电压以及第2基板偏置电压供给到所述P型SOTB晶体管以及所述N型SOTB晶体管，在所述模式指定电路指定以比所述第1速度更高速的第2速度使所述第1电路动作的第2动作模式时，所述基板偏置电路不向所述P型SOTB晶体管以及所述N型SOTB晶体管供给基板偏置电压。

【技术特征摘要】
2014.12.17 JP 2014-2555571.一种半导体集成电路装置，其特征在于，具备：
第1电路；
模式指定电路，指定所述第1电路的动作速度；
第2电路，具有P型SOTB晶体管和N型SOTB晶体管，与所
述第1电路连接；以及
基板偏置电路，与所述模式指定电路连接，能够对所述P型
SOTB晶体管以及所述N型SOTB晶体管供给第1基板偏置电压以及
第2基板偏置电压，
在所述模式指定电路指定使所述第1电路以第1速度进行动作的
第1动作模式时，所述基板偏置电路将所述第1基板偏置电压以及第
2基板偏置电压供给到所述P型SOTB晶体管以及所述N型SOTB晶
体管，在所述模式指定电路指定以比所述第1速度更高速的第2速度
使所述第1电路动作的第2动作模式时，所述基板偏置电路不向所述
P型SOTB晶体管以及所述N型SOTB晶体管供给基板偏置电压。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，
所述第2电路是具有多个存储器单元的静态型存储器，所述多个
存储器单元分别具有由P型SOTB晶体管和N型SOTB晶体管构成
了的一对逆变器电路，一方的逆变器电路的输入与另一方的逆变器电
路的输出连接，所述另一方的逆变器电路的输入与所述一方的逆变器
电路的输出连接，
在未对所述一对逆变器电路中的P型SOTB晶体管以及N型
SOTB晶体管分别供给基板偏置电压时，所述一对逆变器电路中的P
型SOTB晶体管的阈值电压相对于所述一对逆变器电路中的N型
SOTB晶体管的阈值电压，在绝对值上更高。
3.根据权利要求2所述的半导体集成电路装置，其特征在于，
在所述第1动作模式中，对所述一对逆变器电路中的P型SOTB
晶体管供给所述第1基板偏置电压，对所述一对逆变器电路中的N型
SOTB晶体管供给所述第2基板偏置电压，从而关于所述一对逆变器
电路中的P型SOTB晶体管的阈值电压和所述一对逆变器电路中的N
型SOTB晶体管的阈值电压，在未供给反馈偏压时，在维持了所述一
对逆变器电路中的P型SOTB晶体管的阈值电压与所述一对逆变器电
路中的N型SOTB晶体管的阈值电压之间的电压差的状态下发生变
化。
4....

【专利技术属性】
技术研发人员：蒲原史朗，山县保司，长谷川拓实，杉井信之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP