一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成栅极结构；同时执行第一LDD注入和氮注入，以在半导体衬底中形成未激活的第一LDD区；在栅极结构的两侧形成紧靠栅极结构的偏移侧墙；同时执行第二LDD注入和碳注入，以在半导体衬底中形成未激活的第二LDD区；在偏移侧墙的外侧形成侧墙，执行源/漏区注入并退火，以在半导体衬底中形成源/漏区。根据本发明专利技术，可以省去实施袋状区离子注入的步骤，不会引发栅极耗尽区的波动。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
随着半导体器件向高密度和小尺寸发展，金属-氧化物-半导体(MOS)晶体管是主要的驱动力。驱动电流和热载流子注入是MOS晶体管设计中最为重要的两个参数。传统设计通过控制栅极介质层、沟道区、阱区、源/漏延伸区的掺杂形状、袋状注入区及源/漏区的注入形状和热预算等来获得预期的性能。执行袋状区离子注入的目的是形成袋状注入区将栅极下方的低掺杂源/漏结包裹住，从而有效抑制住由漏致势垒降低(DIBL)所导致的短沟道效应。实施所述袋状区离子注入时，注入离子的入射方向相对于与衬底相垂直的方向偏移一定的角度，所述角度最大为45度。此时，栅极两侧只有很薄的氧化物侧壁对其进行保护，因此，所述注入离子将会进入所述栅极中。由于进入所述栅极中的注入离子对栅极介质层和栅极之间的界面电荷起到一定的补偿作用，因此，所述袋状区离子注入导致栅极耗尽区的波动，此波动效应又转而造成半导体器件阈值电压的不匹配特性的放大，最终影响半导体器件的正常工作。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成栅极结构；同时执行第一LDD注入和氮注入，以在所述半导体衬底中形成未激活的第一LDD区；在所述栅极结构的两侧形成紧靠所述栅极结构的偏移侧墙；同时执行第二LDD注入和碳注入，以在所述半导体衬底中形成未激活的第二LDD区；在所述偏移侧墙的外侧形成侧墙，执行源/漏区注入并退火，以在所述半导体衬底中形成源/漏区。在一个示例中，所述第一LDD注入是以所述栅极结构为掩膜，在所述半导体衬底中进行的低掺杂离子注入，当所述半导体器件为NMOS晶体管时，所述第一LDD注入的掺杂离子是磷离子或者砷离子，当所述半导体器件为PMOS晶体管时，所述第一LDD注入的掺杂离子是硼离子或者铟离子。在一个示例中，所述氮注入的能量范围为0.5-20keV，离子注入的剂量为1.0×e14-1.0×e15cm-2，所述第一LDD注入和所述氮注入的入射角度相对与所述半导体衬底的表面相垂直的方向呈0度-40度。在一个示例中，所述第二LDD注入是以所述偏移侧墙为掩膜，在所述半导体衬底中进行的低掺杂离子注入，当所述半导体器件为NMOS晶体管时，所述第二LDD注入的掺杂离子是磷离子或者砷离子，当所述半导体器件为PMOS晶体管时，所述第二LDD注入的掺杂离子是硼离子或者铟离子。在一个示例中，所述碳注入的能量范围为0.5-20keV，离子注入的剂量为1.0×e14-1.0×e15cm-2，所述第二LDD注入和所述碳注入的入射角度相对与所述半导体衬底的表面相垂直的方向呈0度-40度。在一个示例中，形成所述侧墙的工艺步骤包括：在所述半导体衬底上形成覆盖所述栅极结构和所述偏移侧墙的侧墙材料层；采用侧墙蚀刻工艺蚀刻所述侧墙材料层，以形成所述侧墙。在一个示例中，在实施所述源/漏区注入之前或者同时，还包括实施预非晶化注入的步骤，以降低短沟道效应，所述预非晶化注入的注入离子包括Ⅲ族和Ⅴ族离子。在一个实施例中，本专利技术还提供一种采用上述方法制造的半导体器件。在一个实施例中，本专利技术还提供一种电子装置，所述电子装置包括所述半导体器件。根据本专利技术，可以省去实施袋状区离子注入的步骤，不会引发栅极耗尽区的波动。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1D为根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；图2为根据本专利技术示例性实施例一的方法依次实施的步骤的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的半导体器件及其制造方法、电子装置。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。[示例性实施例一]参照图1A-图1D，其中示出了根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。首先，如图1A所示，提供半导体衬底100，作为示例，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。在本实施例中，半导体衬底100选用单晶硅材料构成。在半导体衬底100中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，为了简化，图示中未示出所述隔离结构。接下来，实施阱区注入，在半导体衬底100中形成阱区。对于NMOS而言，所述阱区的掺杂类型为P型；对于PMOS而言，所述阱区的掺杂类型为N型。接下来，在半导体衬底100上形成栅极结构103，作为示例，栅极结构103包括自下而上层叠的栅极介电层101和栅极材料层102。栅极介电层101包括氧化物层，例如二氧化硅(SiO2)层。栅极材料层102包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO2)层；金属硅化物层包括硅化钛(TiSi)层。栅极介电层101和栅极材料层102的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。接着，如图1B所示，同时执行第一LDD注入和氮注入，以在半导体衬底100中形成未激活的第一LDD区104。第一LDD注入是以栅极结构103为掩膜，在半导体衬底100中进行的低掺杂离子注入，以在半导体衬底100中形成未激活的低掺杂源/漏区104。当MOS晶体管为NMOS晶体管时，第一LDD注入的掺杂离子可以是磷离子或者砷离子等。当第一LDD注入的掺杂离子为磷离子时，离子注入的能量范围为1-20keV，离子注入的剂量为1.0×e14-1.0×e15cm-2。当第一LDD注入的掺杂离子为砷离子时，离子注入的能量范围为2-35keV，离子注入的剂量为1.0×e14-1.0×e15cm-2。当MOS晶体管为PMOS晶体管时，第一LDD注入的掺杂离子可以是硼离子或者铟离子等。当第一LDD注入的掺杂离子为硼离子时，离子注入的能量范围为0.5-10keV，离子注入的剂量为1.0×e14-1.0×e15cm-2。当本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成栅极结构；同时执行第一LDD注入和氮注入，以在所述半导体衬底中形成未激活的第一LDD区；在所述栅极结构的两侧形成紧靠所述栅极结构的偏移侧墙；同时执行第二LDD注入和碳注入，以在所述半导体衬底中形成未激活的第二LDD区；在所述偏移侧墙的外侧形成侧墙，执行源/漏区注入并退火，以在所述半导体衬底中形成源/漏区。

【技术特征摘要】
1.一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成栅极结构；同时执行第一LDD注入和氮注入，以在所述半导体衬底中形成未激活的第一LDD区；在所述栅极结构的两侧形成紧靠所述栅极结构的偏移侧墙；同时执行第二LDD注入和碳注入，以在所述半导体衬底中形成未激活的第二LDD区；在所述偏移侧墙的外侧形成侧墙，执行源/漏区注入并退火，以在所述半导体衬底中形成源/漏区。2.根据权利要求1所述的方法，其特征在于，所述第一LDD注入是以所述栅极结构为掩膜，在所述半导体衬底中进行的低掺杂离子注入，当所述半导体器件为NMOS晶体管时，所述第一LDD注入的掺杂离子是磷离子或者砷离子，当所述半导体器件为PMOS晶体管时，所述第一LDD注入的掺杂离子是硼离子或者铟离子。3.根据权利要求1所述的方法，其特征在于，所述氮注入的能量范围为0.5-20keV，离子注入的剂量为1.0×e14-1.0×e15cm-2，所述第一LDD注入和所述氮注入的入射角度相对与所述半导体衬底的表面相垂直的方向呈0度-40度。4.根据权利要求1所述的方法，其特征在于，所述第二LD...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31