元件芯片的制造方法技术

本发明专利技术的目的在于提供一种能够抑制安装过程中的导电性材料的爬升的元件芯片的制造方法。在对具有多个元件区域的基板进行分割来制造多个元件芯片的元件芯片的制造方法中所利用的等离子处理工序之中，通过使基板暴露于第1等离子体中，从而将基板分割为元件芯片(10)，具备第1面(10a)、第2面(10b)以及连结第1面(10a)和第2面(10b)的侧面(10c)的元件芯片(10)在载体(4)上成为相互空出间隔被保持的状态。通过使这些元件芯片(10)暴露于以氟化碳和氦的混合气体为原料气体的第2等离子体中，由此形成覆盖侧面(10c)的保护膜(12c)，来抑制安装过程中的导电性材料向侧面(10c)的爬升。

【技术实现步骤摘要】

本公开涉及按照每个元件区域对具有多个元件区域的基板进行分割来制造元件芯片的元件芯片的制造方法。
技术介绍
半导体元件等元件芯片是被从具有多个元件区域的晶片状的基板分割为单片而制造的(例如参照专利文献1)。在该专利文献所示的在先技术中，首先在形成有电路的晶片的表面粘附于切割带的状态下研磨晶片的背面，进而通过蚀刻来使晶片薄化。并且，然后在相当于元件区域的部分形成抗蚀剂层来进行遮蔽，通过实施等离子蚀刻，从而将晶片分离为单片的半导体元件。在先技术文献专利文献专利文献1：日本特开2002-93752号公报
技术实现思路
专利技术要解决的课题如上所述，从晶片状的基板切取出的单片状的元件芯片被实施封装来用作器件装置，除此之外，存在倒装芯片等元件芯片以原本的形态被送至电子部件安装工序的情况。在这种情况下，元件芯片以使电路形成面与接合用的膏状焊料、银膏等导电性材料直接接触的方式被安装。在该安装过程中，存在会发生搭载元件芯片时被摊开的导电性材料不仅湿润扩展至电路形成面的接合部位还湿润扩展至元件芯片的侧面、背面的、所谓的“爬升”的情况。这种导电性材料的爬升成为相邻的电极间的短路、在元件芯片的侧面形成不必要的电路从而导致消耗电流增大等的各种不良状况的原因。为此，要求抑制这种安装过程中的导电性材料的爬升。因此，本专利技术的目的在于，提供一种能够抑制安装过程中的导电性材料的爬升的元件芯片的制造方法。用于解决课题的手段本公开的元件芯片的制造方法是以分割区域对基板进行分割来形成多个元件芯片的元件芯片的制造方法，并具有如下构成，其中，该基板具备：第1面，具有被分割区域划分出的多个元件区域；和第2面，处于与第1面相反的一侧。即，包括：准备工序，准备基板，该基板的第1面的一侧被载体支撑，并且该基板形成有耐蚀刻层，以使得该耐蚀刻层覆盖与元件区域对置的第2面的区域且使得与分割区域对置的第2面的区域露出；和等离子处理工序，在准备工序之后对被载体支撑的基板实施等离子处理。等离子处理工序由分割工序和保护膜形成工序构成。在分割工序中，通过使第2面暴露于第1等离子体中，从而将未被耐蚀刻层覆盖的区域的基板沿着该基板的深度方向蚀刻至第1面为止而将基板分割为元件芯片，具备第1面、第2面以及连结第1面和第2面的侧面的元件芯片在载体上成为相互空出间隔被保持的状态。在保护膜形成工序中，在分割工序之后，通过使元件芯片以相互空出间隔地保持于载体上的状态暴露于第2等离子体中，从而在元件芯片的侧面形成保护膜，第2等离子体的原料气体为氟化碳和氦的混合气体。本公开的元件芯片的制造方法是以分割区域对基板进行分割来形成多个元件芯片的元件芯片的制造方法，并具有如下工序，其中，该基板具备：第1面，具有被分割区域划分出的多个元件区域；和第2面，处于与第1面相反的一侧。即，包括：准备工序，准备所述基板，该基板的第2面的一侧被载体支撑，并且该基板形成有耐蚀刻层，以使得该耐蚀刻层覆盖元件区域且使得分割区域露出；和等离子处理工序，在准备工序之后对被载体支撑的基板实施等离子处理。等离子处理工序包括分割工序和保护膜形成工序。在分割工序中，通过使第1面暴露于第1等离子体中，从而将未被耐蚀刻层覆盖的区域的基板沿着该基板的深度方向蚀刻至第2面为止而将基板分割为元件芯片，具备第1面、第2面以及连结第1面和第2面的侧面的元件芯片在载体上成为相互空出间隔被保持的状态。在保护膜形成工序中，在分割工序之后，通过使元件芯片以相互空出间隔地保持于载体上的状态暴露于第2等离子体中，从而在元件芯片的侧面形成保护膜，第2等离子体的原料气体为氟化碳和氦的混合气体。专利技术效果根据本公开所涉及的专利技术，能够抑制安装过程中的导电性材料的爬升。附图说明图1A是本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。图1B是本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。图1C是本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。图2A是本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。图2B是本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。图2C是本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。图3是在本公开的一实施方式的元件芯片的制造方法中使用的等离子蚀刻装置的构成说明图。图4A是通过本公开的一实施方式的元件芯片的制造方法中的第1实施例而制造出的元件芯片的构成说明图。图4B是通过本公开的一实施方式的元件芯片的制造方法中的第1实施例而制造出的元件芯片的构成说明图。图4C是通过本公开的一实施方式的元件芯片的制造方法中的第1实施例而制造出的元件芯片的构成说明图。图4D是通过本公开的一实施方式的元件芯片的制造方法中的第1实施例而制造出的元件芯片的构成说明图。图5A是本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。图5B是本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。图5C是本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。图6A是本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。图6B是本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。图6C是本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。图7A是通过本公开的一实施方式的元件芯片的制造方法中的第2实施例而制造出的元件芯片的构成说明图。图7B是通过本公开的一实施方式的元件芯片的制造方法中的第2实施例而制造出的元件芯片的构成说明图。图7C是通过本公开的一实施方式的元件芯片的制造方法中的第2实施例而制造出的元件芯片的构成说明图。图7D是通过本公开的一实施方式的元件芯片的制造方法中的第2实施例而制造出的元件芯片的构成说明图。符号说明1基板1a第1面1b第2面1c分割区域2元件部2a元件区域3耐蚀刻层4载体10、10A、10B、10C、10D元件芯片10a第1面10b第2面10c侧面12a、12b、12c、12e保护膜具体实施方式接下来，参照附图来说明本公开的实施方式。首先，参照图1A～图4D来说明本实施方式的元件芯片的制造方法中的第1实施例。在此所示的元件芯片的制造方法，以分割区域对基板进行分割来形成多个元件芯片，该基板具备：第1面，具有被分割区域划分出的多个元件区域；和第2面，处于与该第1面相反的一侧。如图1A所示，基板1是制作出具有元件部2的多个元件芯片10(参照图1C)的晶片状的基板。在基板1中作为形成有元件部2的元件面的第1面1a，设定了被分割区域1c划分出的多个元件区域2a。基板1被送至用于制造元件芯片的准备工序，如以下所说明的那样进行基于载体4的支撑和掩模形成。作为载体4，利用的是能够固定并搬运粘结片、支撑基板等薄且易于弯曲的基板1的载体。在该准备工序中，如图1B所示，基板1的第1面1a的一侧被载体4的保持面4a支撑，并且在第2面1b通过在等离子切割中作为掩模发挥功能的抗蚀剂掩模、表面保护膜等而形成了耐蚀刻层3。即，在第2面1b形成有耐蚀刻层3，以使得覆盖与元件区域2a对置的第2面1b的区域，且以使得与分割区域1c对置的第2面1b的区域1d露出。在如此进行了准备工序之后，为了对被载体4支撑本文档来自技高网...

【技术保护点】
一种元件芯片的制造方法，以分割区域对基板进行分割来形成多个元件芯片，该基板具备：第1面，具有被所述分割区域划分出的多个元件区域；和第2面，处于与所述第1面相反的一侧，其中，所述元件芯片的制造方法包括：准备工序，准备所述基板，该基板的所述第1面的一侧被载体支撑，并且该基板形成有耐蚀刻层，以使得该耐蚀刻层覆盖与所述元件区域对置的所述第2面的区域且使得与所述分割区域对置的所述第2面的区域露出；和等离子处理工序，在所述准备工序之后对被所述载体支撑的所述基板实施等离子处理，所述等离子处理工序包括：分割工序，通过使所述第2面暴露于第1等离子体中，从而将未被所述耐蚀刻层覆盖的区域的所述基板沿着该基板的深度方向蚀刻至所述第1面为止而将所述基板分割为元件芯片，具备所述第1面、所述第2面以及连结所述第1面和所述第2面的侧面的元件芯片在所述载体上成为相互空出间隔被保持的状态；和保护膜形成工序，在所述分割工序之后，通过使所述元件芯片以相互空出间隔地保持于所述载体上的状态暴露于第2等离子体中，从而在所述元件芯片的所述侧面形成保护膜，所述第2等离子体的原料气体为氟化碳和氦的混合气体。

【技术特征摘要】
2015.09.25 JP 2015-1877781.一种元件芯片的制造方法，以分割区域对基板进行分割来形成多个元件芯片，该基板具备：第1面，具有被所述分割区域划分出的多个元件区域；和第2面，处于与所述第1面相反的一侧，其中，所述元件芯片的制造方法包括：准备工序，准备所述基板，该基板的所述第1面的一侧被载体支撑，并且该基板形成有耐蚀刻层，以使得该耐蚀刻层覆盖与所述元件区域对置的所述第2面的区域且使得与所述分割区域对置的所述第2面的区域露出；和等离子处理工序，在所述准备工序之后对被所述载体支撑的所述基板实施等离子处理，所述等离子处理工序包括：分割工序，通过使所述第2面暴露于第1等离子体中，从而将未被所述耐蚀刻层覆盖的区域的所述基板沿着该基板的深度方向蚀刻至所述第1面为止而将所述基板分割为元件芯片，具备所述第1面、所述第2面以及连结所述第1面和所述第2面的侧面的元件芯片在所述载体上成为相互空出间隔被保持的状态；和保护膜形成工序，在所述分割工序之后，通过使所述元件芯片以相互空出间隔地保持于所述载体上的状态暴露于第2等离子体中，从而在所述元件芯片的所述侧面形成保护膜，所述第2等离子体的原料气体为氟化碳和氦的混合气体。2.根据权利要求1所述的元件芯片的制造方法，其中，在所述保护膜形成工序中，对载置所述载体的工作台施加高频偏压。3.根据权利要求1所述的元件芯片的制造方法，其中，在所述保护膜形成工序中，不仅在所述元件芯片的所述侧面形成保护膜，而且在所述第2面也形成保护膜，所述元件芯片的制造方法还包括保护膜除去工序，在该保护膜除去工序中，在所述保护膜形成工序之后，通过使所述元件芯片以相互空出间隔地保持于所述载体上的状态暴露于第3等离子体中，从而使得形成于所述元件芯片的所述侧面的保护膜残留，并除去形成于所述元件芯片的所述第2面的保护膜。4.根据权利要求3所述的元件芯片的制造...

【专利技术属性】
技术研发人员：针贝笃史，置田尚吾，松原功幸，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本;JP