芯片线圈元件和用于安装芯片线圈元件的板制造技术

本发明专利技术提供一种芯片线圈元件，包括：本体，该本体包括沿堆叠方向堆叠的多个磁性层和具有焊盘图案的多个焊盘层；内部线圈部，该内部线圈部设置在所述本体中并且包括设置在所述多个磁性层上且彼此电连接的多个内部线圈图案；其中，所述多个焊盘层中的彼此相邻的焊盘层上的焊盘图案通过设置在所述焊盘层之间的至少一个通路孔彼此连接。

【技术实现步骤摘要】
【专利说明】芯片线圈元件和用于安装芯片线圈元件的板相关申请的交叉引用本申请要求于2014年2月20日提交给韩国专利局的申请号为10-2014-0019400的韩国专利申请的优先权，其公开的内容通过引用结合于此。
本专利技术涉及一种芯片线圈元件和用于安装芯片线圈元件的板。
技术介绍
随着电子产品的小型化、纤薄化和多功能化，芯片元件也被要求小型化，并且电子元件也被高度集成和安装。为此，被安装的电子元件之间的空间显著减小。作为一种电子元件，电感器是与电阻和电容一起形成电子电路以消除噪音的典型无源元件，并且利用电磁属性与电容结合，以构成在特定的频段内放大信号的谐振电路、滤波电路等。在这种情况下，安装元件需要能够被安装在较小区域内并且能够执行与具有大尺寸的电子元件相当的电气特性。为此，近来，芯片线圈元件被制造为磁性层的厚度减小，并且磁性层的堆叠层数增大。如上所述的芯片线圈元件可以制造为具有比宽度大的厚度，以实现高性能，但是在安装在板上的情况下，芯片会倾倒，从而增加了缺陷发生率。为了解决上述问题，尽管根据现有技术的多层电感器使用焊盘图案(landpattern)，但由于焊盘图案自身的在浸溃工艺之后剩余在焊盘图案上的浸溃材料减少的浸溃条件，其粘合强度与现有的多层电感器相比会变差。因此，当芯片线圈元件安装在基板上时，使芯片线圈元件的粘合强度提高，从而能够通过防止倾倒和芯片缺陷而提高稳定性。公开号为10-2012-0089199的韩国专利
技术实现思路
本专利技术的一些实施方式可以提供一种芯片线圈元件和用于安装该芯片线圈元件的板，以能够通过包括通过通路孔彼此连接的多个焊盘层提高粘合强度。根据本专利技术的一些实施方式，芯片线圈元件可以包括:本体，该本体包括沿堆叠方向堆叠的多个磁性层和具有焊盘图案的多个焊盘层；以及内部线圈部，该内部线圈部通过使形成在所述多个磁性层上的多个内部线圈图案彼此电连接而形成在所述本体内；其中，所述多个焊盘层中的彼此相邻的焊盘层上的焊盘图案通过形成在所述焊盘层之间的至少一个通路孔彼此连接。所述多个焊盘层可以分别具有设置在所述焊盘层的沿所述本体的长度方向的两个边缘上的焊盘图案。所述芯片线圈元件还可以包括外部电极，该外部电极设置在所述本体的在该本体的长度方向上的两个端表面上并且连接于所述内部线圈部。所述多个焊盘层可以形成在最靠近所述本体的底面形成的磁性层和所述本体的所述底面之间。所述芯片线圈元件还包括形成在所述本体的上表面上的标识图案。所述多个磁性层和所述多个焊盘层可以彼此电绝缘。根据本专利技术的一些实施方式，芯片线圈元件可以包括:本体，该本体中堆叠有多个磁性层，并且具有作为安装表面的底面和与所述底面相反的顶面；两个焊盘层，该两个焊盘层形成在所述本体的下部中并且分别具有第一焊盘图案和第二焊盘图案；内部线圈部，该内部线圈部通过将位于所述多个磁性层上的多个内部线圈图案彼此电连接而形成在所述本体中；以及外部电极，该外部电极设置在所述本体的在该本体的长度方向上的两个端端表面上并且连接于所述内部线圈部，其中，所述两个焊盘层通过多个通路孔彼此间隔开。各个所述第一焊盘图案和所述第二焊盘图案可以分别设置在所述两个焊盘层的沿所述本体的长度方向的两个边缘上。所述多个通路孔可以包括将形成在所述两个焊盘层上的所述第一焊盘图案彼此连接的至少两个通路孔和将形成在所述两个焊盘层上的所述第二焊盘图案彼此连接的至少两个通路孔。所述内部线圈图案可以沿所述本体的厚度方向堆叠。所述多个磁性层和所述多个焊盘层彼此电绝缘。所述芯片线圈元件还可以包括设置在所述本体的上表面上的标识图案。根据本公开的一些实施方式，用于安装芯片线圈元件的板可以包括:印刷电路板，该印刷电路板上设置有第一电极垫和第二电极垫；芯片线圈元件，该芯片线圈元件安装在所述印刷电路板上，其中，所述芯片线圈元件包括本体和内部线圈部，所述本体中堆叠有多个磁性层和具有焊盘图案的多个焊盘层，所述内部线圈部通过将位于所述多个磁性层上的多个内部线圈图案彼此电连接而设置在所述本体中，所述多个焊盘层中的彼此相邻的焊盘层上的焊盘图案通过设置在所述焊盘层之间的至少一个通路孔彼此连接。所述多个焊盘层可以设置在最靠近所述本体的底面形成的磁性层和所述本体的所述底面之间。所述芯片线圈元件还可以包括外部电极，该外部电极设置在所述本体的在该本体的长度方向上的两个端部表面上，并且连接于所述内部线圈部。【附图说明】通过以下结合附图的详细说明，将更清楚地理解本专利技术的本专利技术的上述和其它方面、特征以及其它优点，在附图中:图1所示为根据本专利技术的示例性实施方式的芯片线圈元件的立体示意图；图2是通过利用扫描电子显微镜(SEM)获取的根据本专利技术的示例性实施方式的芯片线圈元件的截面图像；图3是图2的芯片线圈元件中的多个焊盘层的放大图；图4是图1的芯片线圈元件的分解立体图，其中，多个磁性层和多个焊盘层在本体的厚度方向上堆叠；图5是根据本专利技术的示例性实施方式的芯片线圈元件的底面的图像；图6所示为用于表示根据本专利技术的示例性实施方式的芯片线圈元件中粘合强度的测试结果的视图；图7所示为图1的芯片线圈元件安装在印刷电路板上的立体示意图。【具体实施方式】现在将参考附图详细描述本专利技术的示例性实施方式。然而，本专利技术可以以多种不同的形式实施，并且不应理解为仅限于此处的【具体实施方式】。反之，提供这些实施方式是为了使本专利技术详尽并完整，并且向本领域的技术人员充分传达本专利技术的范围。在附图中，为了清楚表示，元件的形状和尺寸可能被放大，并且始终使用相同的参考数字标记相同或相似的部件。芯片线圈元件以下，将描述根据本专利技术的示例性实施方式的芯片线圈元件100，例如多层感应器。然而，本专利技术不限于此。图1所示为根据本专利技术的示例性实施方式的芯片线圈元件100的立体示意图。参考图1，根据本专利技术的示例性实施方式的芯片线圈元件100可以包括本体110、内部线圈部120和外部电极130。本体110可以通过彼此堆叠多个磁性层111形成，并且具有作为安装表面的底面以及与底面相反的顶面。多个磁性层111处于烧结状态并彼此结合在一起，从而在不使用扫描电子显微镜(SEM)的情况下，无法容易地确认相邻磁性层111之间的边界。多个磁性层111可以分别包含已知的铁氧体，例如锰锌基铁氧体、镍锌基铁氧体、镍锌铜基铁氧体、锰镁基铁氧体、钡基铁氧体、锂基铁氧体等。本体110的形状不特定地局限于此。例如，本体110可以具有六面体形状。在根据本专利技术的示例性实施方式的芯片线圈元件100中，“长度方向”指代图1的“L”方向，“宽度方向”指代图1的“W”方向，并且“厚度方向”指代图1的“T”方向。这里，“厚度方向”与磁性层111堆叠的方向(例如“堆叠方向”)相同。具体地，本体110可以通过堆叠多个磁性层和多个具有焊盘图案的焊盘层而形成。以下将参考图2至图4对此进行详细描述。图2是通过利用扫描电子显微镜(SEM)获取的根据本专利技术的示例性实施方式的芯片线圈元件100的截面图像。图3是图2的芯片线圈元件100中的多个焊盘层的放大图；图4是图1的芯片线圈元件100的分解立体图，其中，多个磁性层111和多个焊盘层140在本体110的厚度方向上堆叠。参考图2至图4，根据本专利技术的示例性实施方式的芯片线圈元件100的本体110可以通本文档来自技高网...

【技术保护点】
一种芯片线圈元件，该芯片线圈元件包括：本体，该本体包括沿堆叠方向堆叠的多个磁性层和具有焊盘图案的多个焊盘层；和内部线圈部，该内部线圈部设置在所述本体中并且包括设置在所述多个磁性层上且彼此电连接的多个内部线圈图案；其中，所述多个焊盘层中的彼此相邻的焊盘层上的焊盘图案通过设置在所述焊盘层之间的至少一个通路孔彼此连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李正喆，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国;KR