半导体装置及其制造方法制造方法及图纸

本公开提供一半导体装置及其制造方法。该半导体装置制造方法包含在基底上方形成第一导电特征部件，在第一导电特征部件上方形成介电层，在介电层中形成沟槽，在沟槽中形成第一阻挡层，实施热处理将第一阻挡层的第一部分转换成第二阻挡层，在沟槽中暴露出第一导电特征部件，而第二阻挡层的一部分设置于介电层上方，并在沟槽中形成第二导电特征部件。

【技术实现步骤摘要】

本公开涉及半导体技术，且特别涉及半导体装置的金属互连(metalinterconnection)结构及其制造方法。
技术介绍
半导体集成电路(integratedcircuit，IC)工业已经历了快速成长，集成电路的材料与设计上的技术演进已产生数个集成电路的世代，每一世代的集成电路较上一世代更小且更复杂。在集成电路的发展史中，功能密度(每一晶片区互连的装置数目)增加，同时几何尺寸(工艺中所制造的最小的元件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。元件尺寸微缩化也增加了处理与制造集成电路的复杂性。为了实现这些发展，在集成电路的加工与处理中需要相似的发展。其中，一个领域为晶体管和其他元件之间的布线或互连。虽然现存的制造集成电路元件的方法一般来说对于其预期目的都是适当的，但是这些方法并非全方面令人满意。举例来说，发展完善的工艺来形成低导通孔电阻的金属互连结构是一种挑战。
技术实现思路
在一些实施例中，本公开提供半导体装置的制造方法，其包含在基底上方形成第一导电特征部件；在第一导电特征部件上方形成介电层；在介电层中形成沟槽，其中沟槽在其下部具有第一宽度且在其上部具有第二宽度，其中第二宽度大于第一宽度，其中第一导电特征部件在沟槽中暴露出来；在沟槽中形成第一阻挡层，其中第一阻挡层具有设置于介电层上方的第一部分和设置于第一导电特征部件上方的第二部分；实施热处理将第一阻挡层的第一部分转换成第二阻挡层；在沟槽中暴露出第一导电特征部件，且第二阻挡层的一部分设置于介电层上方；以及在沟槽中形成第二导电特征部件。在其他实施例中，本公开提供半导体装置的制造方法，其包含在设置于基底上的第一导电特征部件上方形成介电层；在介电层中形成沟槽，其中沟槽在其上部具有第一宽度且在其下部具有第二宽度，其中第一宽度大于第二宽度，其中第一导电特征部件在沟槽中暴露出来；在沟槽中形成第一阻挡层，其中第一阻挡层的第一部分沿着介电层定义的沟槽的侧壁表面形成，且第一阻挡层的第二部分沿着第一导电特征部件定义的沟槽的底部表面形成；将第一阻挡层的第一部分转换成第二阻挡层，其中第二阻挡层由不同于第一阻挡层的材料形成；在沟槽中暴露出第一导电特征，且第二阻挡层的一部分设置于介电层上方；以及在沟槽中形成第二导电特征部件。在另外一些实施例中，本公开提供半导体装置，其包含第一导电特征部件，设置于基底上方；第二导电特征部件，设置于第一导电特征部件上方，其中第二导电特征部件具有第一宽度的上部和第二宽度的部分，第二宽度与第一宽度不同，其中下部物理性接触第一导电特征部件的顶部；第一阻挡层，沿着第二导电特征部件的侧壁设置；以及介电层，沿着第一阻挡层设置，其中介电层物理性接触第一阻挡层远离第二导电特征部件的一侧。附图说明根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，图示中的各种特征并未必按照比例绘制。事实上，可能任意的放大或缩小各种特征的尺寸，以做清楚的说明。图1显示依据本公开的一些实施例的制造半导体装置的例示性方法的流程图。图2显示依据本公开的一些实施例的半导体装置的一例示性初始结构的剖面示意图。图3、4、5A、5B、6、7、8、9、10A、10B显示依据本公开的一些实施例的例示性半导体装置的剖面示意图。附图标记说明：100方法102、104、106、108、110、112、114、116、118步骤200半导体装置205初始结构210基底214导电特征部件216阻挡层220介电层310沟槽311底层312中间层313阻剂315第一侧壁410通孔沟槽411阶梯式沟槽415第二侧壁416底部510第一阻挡层510D第一部分510M第二部分610第二阻挡层620第三阻挡层700热处理710通孔金属720金属层725导线W1第一宽度W2第二宽度具体实施方式要了解的是本说明书以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同特征。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开的说明。当然，这些特定的范例并非用以限定本公开。例如，若是本说明书以下的公开内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本公开的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各种实施例及/或所述外观结构之间的关系。再者，为了方便描述附图中一元件或特征部件与另一(多)元件或(多)特征部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。例如，若翻转附图中的装置，描述为位于其他元件或特征部件“下方”或“在...之下”的元件，将定位为位于其他元件或特征部件“上方”。因此，范例的用语“下方”可涵盖上方及下方的方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。图1显示依据本公开的一些实施例的制造一个或多个半导体装置的方法100的流程图。方法100详述如下，参照图2所示的半导体装置的初始结构205和图3、4、5A、5B、6、7、8、9、10A、10B所示的半导体装置200。参照图1、2，方法100从步骤102开始，提供初始结构205。初始结构205包含基底210，其可包含硅。或者，基底210可包含其他元素半导体例如锗。基底210也可包含化合物半导体例如碳化硅、砷化镓、砷化铟和磷化铟。基底210可包含合金半导体例如硅锗、碳化硅锗、磷化镓砷和磷化镓铟。在一实施例中，基底210包含磊晶层。举例来说，基底可包含覆盖块状半导体的磊晶层。此外，基底210可包含绝缘体上的半导体(semiconductor-on-insulator，SOI)结构。举例来说，基底210可包含埋置氧化(buriedoxide，BOX)层，其通过植氧分离(separationbyimplantationofoxygen，SIMOX)工艺或其他合适的技术，例如晶圆接合(bonding)和研磨(grinding)形成。基底210也包含各种p型掺杂区及/或n型掺杂区，其通过例如离子布植及/或扩散工艺建置。这些掺杂区包含n型阱、p型阱、轻掺杂区(lightdopedregion，LDD)、重掺杂源极和漏极(source/drain，S/D)和各种通道掺杂轮廓，其是设置来形成各种集成电路(IC)元件，例如互补式金属氧化物半导体场效晶体管(complimentarymetal-oxide-semiconductorfield-effecttransistor，CMOSFET)、影像感测器及/或发光二极管(lightemittingdiode，LED)。基底210可还包含其他功能性特征部件(feature)，例如形成于基底内或其上的电阻器或电容器。基底210可还包含横向的隔本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括:在一基底上方形成一第一导电特征部件；在该第一导电特征部件上方形成一介电层；在该介电层中形成一沟槽，其中该沟槽在其下部具有一第一宽度且在其上部具有一第二宽度，其中该第二宽度大于该第一宽度，其中该第一导电特征部件在该沟槽中暴露出来；在该沟槽中形成一第一阻挡层，其中该第一阻挡层具有设置于该介电层上方的一第一部分和设置于该第一导电特征部件上方的一第二部分；实施一热处理将该第一阻挡层的该第一部分转换成一第二阻挡层；在该沟槽中暴露出该第一导电特征部件，且该第二阻挡层的一部分设置于该介电层上方；以及在该沟槽中形成一第二导电特征部件。

【技术特征摘要】
2015.09.18 US 14/858,0101.一种半导体装置的制造方法，包括:在一基底上方形成一第一导电特征部件；在该第一导电特征部件上方形成一介电层；在该介电层中形成一沟槽，其中该沟槽在其下部具有一第一宽度且在其上部具有一第二宽度，其中该第二宽度大于该第一宽度，其中该第一导电特征部件在该沟槽中暴露出来；在该沟槽中形成一第一阻挡层，其中该第一阻挡层具有设置于该介电层上方的一第一部分和设置于该第一导电特征部件上方的一第二部分；实施一热处理将该第一阻挡层的该第一部分转换成一第二阻挡层；在该沟槽中暴露出该第一导电特征部件，且该第二阻挡层的一部分设置于该介电层上方；以及在该沟槽中形成一第二导电特征部件。2.如权利要求1所述的半导体装置的制造方法，其中在该介电层中形成该沟槽的步骤包含通过一第一微影工艺和一蚀刻工艺形成该沟槽的该上部，以及在形成该沟槽的该上部之后，通过一第二微影工艺形成该沟槽的该下部。3.如权利要求1所述的半导体装置的制造方法，其中在该沟槽中形成该第二导电特征部件的步骤包含通过一无电电镀沉积工艺在该沟槽的该下部中沉积一第一铜层，其中该第一铜层物理性接触该第一导电特征部件，以及通过一非无电电镀沉积工艺在该沟槽的该上部沉积一第二铜层。4.如权利要求1所述的半导体装置的制造方法，其中在该沟槽中形成该第一阻挡层的步骤包含在该沟槽中形成一氮化锰(MnN)层，且其中实施该热处理将该第一阻挡层的该第一部分转换成该第二阻挡层的步骤包含将该氮化锰层转换成MnSixOyNz层，其中x代表硅成分的原子比例，y代表氧成分的原子比例，且z代表氮成分的原子比例。5.如权利要求1所述的半导体装置的制造方法，其中暴露出的该沟槽中的该第一导电特征部件的步骤包含通过实施一包含酸的湿蚀刻工艺将该第一阻挡层的该第二部分移除。6.如权利要求1所述的半导体装置的制造方法，其中在该沟槽中形成
\t该第一阻挡层的步骤包含沿着该介电层定义的该沟槽的一侧壁表面形成该第一部分，并沿着该第一导...

【专利技术属性】
技术研发人员：杨士亿，李明翰，眭晓林，郭子骏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71