阵列基板、显示面板及显示装置制造方法及图纸

本申请公开了一种阵列基板、显示面板以及显示装置，其中，阵列基板包括：扫描线和数据线，扫描线与数据线绝缘交叉限定多个像素单元，像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。本发明专利技术实施例降低了显示面板的漏电流，提升了显示品质。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板、显示面板及显示装置。
技术介绍
现有技术中的像素电路如图1所示，图1为现有技术中一个薄膜晶体管控制像素显示的像素电路；所述像素电路包括存储电容Cst、显示电容Clc、薄膜晶体管T1和扫描线G以及数据线SD，其中存储电容Cst、显示电容Clc并联，其一公共端连接公共电压信号源Vcom，另一公共端连接薄膜晶体管T1的漏极；薄膜晶体管T1的第二端与数据线SD连接；薄膜晶体管T1的栅极与扫描线G连接，薄膜晶体管T1用于控制显示器的显示。在显示器的显示保持期间，存储电容Cst进行放电保持显示。但由于薄膜晶体管存在较大漏电流(即图1中的AC节点之间存在漏电流)，而影响显示器的显示品质，尤其对于低频显示时，显示保持期间较长，漏电流的影响更为明显。
技术实现思路
有鉴于此，本专利技术提供一种阵列基板、显示面板及显示装置，以解决现有技术中像素电路中的漏电流较大，对显示品质影响较大的问题。为实现上述目的，本专利技术提供如下技术方案：一种阵列基板，包括：扫描线和数据线，所述扫描线与所述数据线绝缘交叉限定多个像素单元，所述像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。本专利技术还提供了一种显示面板，所述显示面板包括上面所述的阵列基板。另外，本专利技术还提供了一种显示装置，所述显示装置包括上面所述的显示面板。经由上述的技术方案可知，本专利技术提供的阵列基板的像素单元中包括n个串联的薄膜晶体管和像素电极，所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。即通过设置第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，使得n个串联的薄膜晶体管的关态电压不相同，且第i个薄膜晶体管的关态电压小于原来薄膜晶体管的关态电压，从而降低了通过第i个薄膜晶体管的漏电流，进而降低了n个串联的薄膜晶体管的漏电流，进而减小了漏电流对显示的影响，提高了显示品质。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中一个薄膜晶体管控制像素显示的像素电路；图2为现有技术中两个薄膜晶体管控制像素显示的像素电路；图3A为单个a-Si薄膜晶体管的ID-VG特性曲线；图3B为单个LTPS薄膜晶体管的ID-VG特性曲线；图4是本专利技术实施例提供的一种阵列基板对应的等效像素电路图的示意图；图5为本专利技术实施例提供的又一种阵列基板对应的等效像素电路图的示意图；图6为本专利技术实施例提供的再一种阵列基板对应的等效像素电路图的示意图；图7为本专利技术实施例提供的一种阵列基板对应的等效像素电路图中的分压元件为多个串联分压晶体管的示意图；图8为本专利技术实施例提供的再一种阵列基板对应的等效像素电路图中的分压元件为多个并联分压晶体管的示意图；图9是本专利技术实施例提供的一种显示面板的示意图；图10是本专利技术实施例提供的一种显示装置的示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图2为现有技术中两个薄膜晶体管控制像素显示的像素电路，图2所示像素电路，比图1所示像素电路多串联一个薄膜晶体管T2，薄膜晶体管T1和薄膜晶体管T2的栅极同时连接到扫描线G1上，接收同一扫描电压信号，用于控制显示器的显示。但同样地，由于薄膜晶体管存在较大漏电流(即图2中的AC节点之间存在漏电流)，而影响显示器的显示品质，尤其对于低频显示时，显示保持期间较长，漏电流的影响更为明显。请参见图3A和图3B，图3A为单个a-Si薄膜晶体管的ID-VG特性曲线，当薄膜晶体管的漏源之间的电压VDS保持不变时，漏电流ID与栅源电压VGS的关系，从图3A中可以看出，对于VGS取定值，如-10V(a-Si薄膜晶体管的关态电压一般为-10V)时，薄膜晶体管的漏电流ID随漏源电压VDS的降低而降低；图3B为单个LTPS(低温多晶硅，LowTemperaturePloySilicon)薄膜晶体管的ID-VG特性曲线，从图3B中也可以看出，对于VGS取定值，如-4V(LTPS薄膜晶体管的关态电压一般为-4V)时，薄膜晶体管的漏电流ID随漏源电压VDS的降低而降低。因此，可以通过降低薄膜晶体管的漏源电压VDS来降低薄膜晶体管的漏电流。本专利技术基于上述原理，提供一种阵列基板，所述阵列基板包括：扫描线和数据线，所述扫描线与所述数据线绝缘交叉限定多个像素单元，所述像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。本专利技术实施例通过设置第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，使得n个串联的薄膜晶体管的关态电压不相同，使第i个薄膜晶体管的源漏极间电阻小于第j个薄膜晶体管的源漏极间电阻，使得第i个薄膜晶体管的分压减小，从而使得第i个薄膜晶体管中单位时间内通过的载流子数量降低，降低了通过第i个薄膜晶体管的漏电流，从而降低了n个串联的薄膜晶体管的漏电流，进而减小了漏电流对显示的影响，提高了显示品质。需要说明的是，本专利技术不限定第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号的具体实现方式，可以使每个薄膜晶体管的栅极均连接一根扫描线，通过在扫描线上增加不同的扫描电压信号实现第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，即所述n个薄膜晶体管中的第i个薄膜晶体管的栅极与一所述扫描线相连，第j个薄膜晶体管的栅极与另一所述扫描线相连，这两根扫描线上所加扫描电压信号不同，使得第i个薄膜晶体管的栅极所连扫描线上的扫描电压信号小于第j个薄膜晶体管的栅极所连扫描线上的扫描电压信号。也可以通过在第i个薄膜晶体管栅极和第j个薄膜晶体管的栅极与相同的扫描线之间本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：扫描线和数据线，所述扫描线与所述数据线绝缘交叉限定多个像素单元，所述像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：扫描线和数据线，所述扫描线与所述数据线绝缘交叉限定多个像素单元，所述像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。2.根据权利要求1所述的阵列基板，其特征在于，所述像素单元还包括显示电容和/或存储电容，所述显示电容和/或所述存储电容的一极板为所述像素电极。3.根据权利要求1所述的阵列基板，其特征在于，所述n个薄膜晶体管中的第i个薄膜晶体管的栅极与一所述扫描线相连，第j个薄膜晶体管的栅极与另一所述扫描线相连。4.根据权利要求1所述的阵列基板，其特征在于，所述像素单元还包括至少一个分压元件，所述第i个薄膜晶体管的栅极与一所述分压元件连接，所述分压元件与一所述扫描线连接。5.根据权利要求4所述的阵列基板，其特征在于，所述分压元件包括至少一个分压晶体管，所述至少一个分压晶体管的栅极均连接所述扫描线。6.根据权利要求5所述的阵列基板，其特征在于，与所述分压元件中的所述至少一个分压晶体管的栅极连接的所述扫描线与所述第j个薄膜晶体管的栅极连接。7.根据权利要求5所述的阵列基板，其特征在于，所述分压元件中包括至少两个分压晶体管，所述至少两个分压晶体管相互串联或者相互并联。8.根据权利要求5所述的阵列基板，其特征在于，所述分压元件中包括一个分压晶体管，所述第i个薄膜晶体管的栅极与所述分压晶体管...

【专利技术属性】
技术研发人员：席克瑞，崔婷婷，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31