用于多晶硅层和衬底区之间降低的寄生电容的完全耗尽区制造技术

在具有多晶硅层的电子器件中，可以使用完全耗尽区以降低多晶对衬底的寄生电容。当所述完全耗尽区至少部分地位于所述电子器件下方时，在所述完全耗尽区和所述衬底区之间形成附加寄生电容。所述附加寄生电容与所述电子器件的多晶硅层和所述掺杂区之间的第一寄生电容串联耦合。所述第一寄生电容和所述附加寄生电容的串联组合导致电子器件所经受的寄生电容整体下降。所述结构可以包括所述电子器件的侧上的两个掺杂区以基于所述掺杂区和所述衬底区中掺杂剂的横向相互作用来形成完全耗尽区。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求由Pan等人于2014年11月20日提交的标题为“MethodofReducingParasiticPoly-to-SubstrateCapacitanceandRespectiveApparatusesandDevices”的美国临时申请No.62/082324的优先权的权益，通过引用的方式将该美国临时申请的全部内容并入本文。
当前公开内容涉及到半导体器件。更具体地，本公开内容的部分涉及降低半导体器件和其上构建该器件的衬底之间的寄生电容。
技术介绍
半导体制造工艺包含各层的形成和沉积。多晶硅层和衬底层是存在于半导体衬底器件中的两层。寄生电容存在于这样的层之间，并且控制存在于多晶硅层和该多晶硅层下方的层(包括衬底)之间的寄生电容特别重要。特别是对于衬底，常规的多晶对衬底的电容可能是高的，尤其是对于高阻抗多晶硅器件(或者“多晶器件”)更是如此。多晶硅层可以用于形成多晶电阻或者多晶二极管。图1示出了根据现有技术的具有多晶硅器件的半导体衬底的示例性横截面图。系统100包括p掺杂的衬底102，该衬底在浅沟槽隔离(“STI”)电介质层108下方具有N阱(“NW”)掺杂区104。诸如器件110中的在STI层108上的多晶硅层(未示出)具有对N阱掺杂区104的电容，该电容被表示为电容120。当STI层108具有0.3至0.4微米的深度时，电容120为约每平方微米0.1fF。图1还示出了P阱(PWELL)掺杂区106A和106B。用于降低多晶对衬底的电容120的一项常规技术是增加STI层108的厚度。然而，增加STI层108的厚度限制了器件110的密度并且还增加了终端产品的成本。这里所提到的缺点仅是代表性的，并且简单地包括该缺点以突出对改善的电子部件存在需求，特别是对诸如移动电话等应用于消费者层的器件中的多晶硅器件存在需求。本文所描述的实施例解决了某些缺点，但是并不必要解决这里所描述的或行业中已知的每个缺点。
技术实现思路
完全耗尽区可以用于降低多晶对衬底的寄生电容。当完全耗尽区至少部分位于电子器件下方时，在完全耗尽区和衬底区之间形成附加的寄生电容。该附加的寄生电容与电子器件和掺杂区之间的第一寄生电容串联耦合。当选择结构使得附加的寄生电容约等于第一寄生电阻时，第一寄生电容与附加的寄生电容的串联组合导致电子器件经受的寄生电容整体降低。尽管对于第一和附加电容之间的相等电容获得最大降低，但是对于附加电容的其他值也能获得寄生电容的降低。在其它因素中，通过结构尺寸和掺杂剂等级来确定附加寄生电容值，可部分地基于期望的附加寄生电容值来选择这些因素中的每个因素。结构的选择可以包括例如将两个掺杂区放置在电子器件的侧上以基于掺杂剂在掺杂区和衬底区中的横向相互作用形成完全耗尽区。该降低的寄生电容对于高阻抗基于多晶硅的器件和微电子机械系统(MEMS)麦克风特别有利。根据一个实施例，一种装置可以包括：具有第一掺杂的衬底区；在衬底区上的电介质层；在衬底区中的掺杂区，其中，掺杂区具有第二掺杂，第二掺杂是与衬底区的第一掺杂极性相反的掺杂剂；在衬底区中的耗尽区，通过掺杂区的第二掺杂和衬底区的第一掺杂之间的横向相互作用来形成耗尽区；以及/或者电子器件，电子器件在电介质层上并且至少部分地在耗尽区之上，使得电子器件和衬底区之间的寄生电容降低。在某些实施例中，掺杂区可以位于电子器件的一侧上，掺杂区可以包括第一掺杂区和第二掺杂区；第一掺杂区和第二掺杂区可以在电子器件的相对侧上；第一掺杂区和第二掺杂区可以包括阱；第二掺杂可以是n掺杂的；第一掺杂可以是p掺杂的；可以将第一掺杂区和第二掺杂区间隔开一段距离，其在第一掺杂区和第二掺杂区之间的衬底中产生连续耗尽区；掺杂区可以是环形形状；耗尽区可包括被限定在环形内的区域的一部分；电子器件可以是微电子机械系统(MEMS)麦克风；耗尽区可以被配置为降低MEMS麦克风和地之间的电容；和/或与在相似的电子器件下方不具有耗尽区的相似的电子器件相比，寄生电容至少降低百分之二十。在某些实施例中，电源可以耦合到掺杂区并且被配置为偏置掺杂区。根据另一实施例，一种方法可以包括：在具有第一掺杂的衬底区之上沉积注入阻挡层；图形化注入阻挡层以形成限定衬底掺杂区的开口；经由注入阻挡层中的开口注入掺杂剂以在衬底区中形成掺杂区，其中，掺杂剂是第二掺杂的并且与第一掺杂的掺杂剂极性相反，并且其中，通过掺杂区中的第二掺杂的掺杂剂和衬底区中的第一掺杂的掺杂剂之间的横向相互作用，注入掺杂剂的步骤在衬底区的至少一部分中形成耗尽区；和/或至少部分地在耗尽区之上形成电子器件，使得电子器件和衬底区之间的寄生电容降低。在某些实施例中，图形化注入阻挡层的步骤可以包括形成至少一个开口以在电子器件的侧上形成掺杂区；图形化注入阻挡层的步骤可以包括针对第一掺杂区形成第一开口以及针对第二掺杂区形成第二开口；第一掺杂区和第二掺杂区可以在电子器件的相对侧；可以将第一掺杂区和第二掺杂区间隔开一段距离，其在第一掺杂区和第二掺杂区之间的衬底区中产生连续的耗尽区；图形化注入阻挡层的步骤可以包括形成环形开口；耗尽区可以包括被限定在环形内的区域的一部分；形成电子器件的步骤可以包括形成基于多晶硅的器件；形成多晶硅基器件的步骤可以包括微电子机械系统(MEMS)麦克风；注入掺杂剂的步骤可以包括在p型掺杂衬底区中注入n型掺杂剂；并且/或者沉积注入阻挡层可以包括沉积牺牲层。根据另一实施例，微电子机械系统(MEMS)麦克风系统可以包括：具有第一掺杂的衬底区；在衬底区上的电介质层；在衬底区中的掺杂区，其中，掺杂区具有第二掺杂，第二掺杂具有与衬底区的第一掺杂的极性相反的极性；衬底区中的耗尽区，通过掺杂区的第二掺杂和衬底区的第一掺杂之间的横向相互作用来形成耗尽区；和/或在电介质层上且至少部分地在耗尽区上的基于多晶硅的隔膜，使得基于多晶硅的隔膜与衬底区之间的寄生电容降低。在某些实施例中，MEMS麦克风系统还可以包括电源，电源耦合到掺杂区且被配置为偏置掺杂区；并且/或者与在相似的电子器件下方不具有耗尽区的相似的电子器件相比，寄生电容降低至少百分之二十。前述内容已经相当广泛地概述了本专利技术的实施例的某些特征和技术优势，以更好地理解随后的具体实施方式。在下文中将描述形成本专利技术的权利要求的主题的另外的特征和优势。本领域的普通技术人员应当领会，可以容易地将所公开的概念和具体实本文档来自技高网...

【技术保护点】
一种装置，包括：具有第一掺杂的衬底区；在所述衬底区上的电介质层；在所述衬底区中的掺杂区，其中，所述掺杂区具有第二掺杂，所述第二掺杂是与所述衬底区的所述第一掺杂极性相反的掺杂剂；在所述衬底区中的耗尽区，通过所述掺杂区的所述第二掺杂和所述衬底区的所述第一掺杂之间的横向相互作用来形成所述耗尽区；以及电子器件，所述电子器件在所述电介质层上并且至少部分地在所述耗尽区之上，使得所述电子器件和所述衬底区之间的寄生电容降低。

【技术特征摘要】
2014.11.20 US 62/082,324;2015.11.16 US 14/942,8241.一种装置，包括：
具有第一掺杂的衬底区；
在所述衬底区上的电介质层；
在所述衬底区中的掺杂区，其中，所述掺杂区具有第二掺杂，所述第
二掺杂是与所述衬底区的所述第一掺杂极性相反的掺杂剂；
在所述衬底区中的耗尽区，通过所述掺杂区的所述第二掺杂和所述衬
底区的所述第一掺杂之间的横向相互作用来形成所述耗尽区；以及
电子器件，所述电子器件在所述电介质层上并且至少部分地在所述耗
尽区之上，使得所述电子器件和所述衬底区之间的寄生电容降低。
2.根据权利要求1所述的装置，其中，所述掺杂区位于所述电子器件
的一侧上。
3.根据权利要求1所述的装置，其中，所述掺杂区包括第一掺杂区和
第二掺杂区，其中，所述第一掺杂区和所述第二掺杂区在所述电子器件的
相对侧上。
4.根据权利要求3所述的装置，其中，所述第一掺杂区和所述第二掺
杂区包括阱，其中，所述第二掺杂是n掺杂的，并且其中，所述第一掺杂
是p掺杂的。
5.根据权利要求4所述的装置，其中，所述第一掺杂区和所述第二掺
杂区间隔开一段距离，在所述第一掺杂区和所述第二掺杂区之间的所述衬
底中产生连续耗尽区。
6.根据权利要求1所述的装置，其中，所述掺杂区包括环形，并且其
中，所述耗尽区包括被限定在所述环形内的区域的一部分。
7.根据权利要求1所述的装置，其中，所述电子器件包括多晶硅层。
8.根据权利要求1所述的装置，其中，所述电子器件包括微电子机械
系统(MEMS)麦克风。
9.根据权利要求8所述的装置，其中，所述耗尽区被配置为降低所述
微电子机械系统(MEMS)麦克风和地之间的电容。
10.根据权利要求1所述的装置，还包括电源，所述电源耦合到所述
掺杂区并且被配置为偏置所述掺杂区。
11.根据权利要求1所述的装置，其中，与在相似的电子器件下方不
具有耗尽区的所述相似的电子器件相比，所述寄生电容降低了至少百分之
二十。
12.一种方法，包括：
在具有第一掺杂的衬底区之上沉积注入阻挡层；
图形化所述注入阻挡层以形成限定所述衬底区的掺杂区的开口；
经由所述注入阻挡层中的所述开口来注入掺杂剂，以在所述衬底区中
形成掺杂区，其中，所述掺杂剂具有第二掺杂并且为所述第一掺杂的极性
的相反极性，并且其...

【专利技术属性】
技术研发人员：S·潘，M·L·塔拉比亚，
申请(专利权)人：塞瑞斯逻辑公司，
类型：发明
国别省市：美国;US