温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

在具有多晶硅层的电子器件中，可以使用完全耗尽区以降低多晶对衬底的寄生电容。当所述完全耗尽区至少部分地位于所述电子器件下方时，在所述完全耗尽区和所述衬底区之间形成附加寄生电容。所述附加寄生电容与所述电子器件的多晶硅层和所述掺杂区之间的第一寄生...
该专利属于塞瑞斯逻辑公司所有，仅供学习研究参考，未经过塞瑞斯逻辑公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。