一种基于SOI衬底的III-V族纳米线平面晶体管及制备方法，该晶体管，包括：一SOI衬底；一源区和一漏区，该源区和漏区形成在SOI衬底上；多根III-V族纳米线，该多根III-V族纳米线连接源区与漏区；一SiO2缓冲层，该SiO2缓冲层制作于该源区与漏区的表面；一绝缘介质层，该绝缘介质层制作于该多根III-V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III-V族纳米线；一源电极，该源电极制作于该源区的上面；一漏电极，该漏电极制作于该漏区的上面；以及一栅电极，该栅电极制作于该源区与漏区之间的多根III-V族纳米线上，包裹住该多根III-V族纳米线。本发明专利技术可实现平面纳米线晶体管的制备。
【技术实现步骤摘要】
本专利技术涉及半导体器件制作
，具体涉及一种基于SOI衬底的II1-V族纳米线平面晶体管及其制备方法。
技术介绍
硅基II1-V族晶体管能利用更高的迀移率在较低的驱动电压下获得较高的驱动电流，使其处理速度比以往高三倍，或者使其功耗降低到原来的1/10，这有利于高频、低功耗器件的获得。但是，硅与II1-V族材料之间的晶格失配、热膨胀系数失配和晶体结构的不同，由此产生的位错导致两者的异构集成变得困难。通过垂直生长II1-V族纳米线，可以减小与硅的接触面积，而且纳米线能从上表面和侧面两个维度释放晶格失配的应力和热失配。因此，高晶体质量的InGaAs纳米线不需要缓冲层可以无位错地生长在晶格失配高达12%的硅衬底上。当纳米线的直径小于某一临界直径时，外延生长不受晶格失配的约束。因此硅基II1-V族纳米线晶体管的研宄对低成本低功耗快速高效的器件发展方向有很大意义。采用金纳米颗粒催化辅助的气相-液相-固相(VLS)生长机制可以获得高密度的垂直纳米线结构，同时也能控制纳米线的直径，有利于制备垂直纳米线晶体管。为了便于栅极的逻辑布线和平面工艺的制备，通常需要水平纳米线结构，然而垂直纳米线结构需要进行人为转移才能得到水平结构，比如将垂直纳米线在高浓度的乙醇溶液中进行超声震落，震落的纳米线还需要用电子束曝光等方法进行电极的定位，这种方法不利于大面积的制备。在制备衬底上直接横向生长纳米线能有效地解决问题，实现大规模的集成。本专利技术提出了一种利用金纳米颗粒催化辅助的气相-液相-固相生长机制在SOI衬底上横向生长II1-V族纳米线并制备晶体管的方法，为平面纳米线晶体管的制备开辟了一种技术方法。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种基于SOI衬底的II1-V族纳米线平面晶体管及制备方法，其可实现平面纳米线晶体管的制备。为达到上述目的，本专利技术提供一种基于SOI衬底的II1-V族纳米线平面晶体管，包括:— SOI 衬底；一源区和一漏区，该源区和漏区形成在SOI衬底上；多根II1-V族纳米线，该多根II1-V族纳米线连接源区与漏区；— S12缓冲层，该S1 2缓冲层制作于该源区与漏区的表面；一绝缘介质层，该绝缘介质层制作于该多根II1-V族纳米线和该S12缓冲层的表面，并完全包裹住该多根II1-V族纳米线；一源电极，该源电极制作于该源区的上面；一漏电极，该漏电极制作于该漏区的上面；以及一栅电极，该栅电极制作于该源区与漏区之间的多根II1-V族纳米线上，包裹住该多根II1-V族纳米线。本专利技术还提供一种基于SOI衬底的II1-V族纳米线平面晶体管的制备方法，包括:步骤1:选取未掺杂(110)晶面的SOI衬底，通过热氧化，在SOI衬底的顶层硅上生成S12缓冲层；步骤2:从SOI衬底的顶层硅表面采用离子注入方式对SOI衬底进行掺杂，掺杂类型为N型；步骤3:快速热退火激活掺杂原子；步骤4:通过光刻、二氧化硅刻蚀和硅电感耦合等离子体刻蚀，在SOI衬底的顶层硅表面形成一沟道区，该沟道区的深度到达SOI衬底埋氧层的表面，在沟道区的两侧形成源区、漏区；步骤5:通过喷金，使源区、漏区上的光刻胶、沟道区埋氧层表面和源区与漏区侧壁覆盖一层金纳米颗粒薄膜；步骤6:去除沟道区埋氧层表面和S12缓冲层侧壁上的金纳米颗粒薄膜，形成基片;步骤7:去除基片表面的光刻胶，实现源区和漏区侧壁沉积有金纳米颗粒薄膜；步骤8:通过金属氧化物化学气相沉积技术使源区和漏区侧壁的金纳米颗粒薄膜催化生长出多根II1-V族纳米线；步骤9:通过原子层沉积技术在源区、漏区和多根II1-V族纳米线的表面生长绝缘介质层；步骤10:在源区、漏区和多根II1-V族纳米线上分别制作源电极、漏电极和栅电极，该栅电极包裹住该多根II1-V族纳米线，完成器件的制备。从上述技术方案可以看出，本专利技术具有以下有益效果:(I)本专利技术提供的基于SOI衬底的II1-V族纳米线平面晶体管的制备方法，通过在喷射金纳米颗粒薄膜之前保留源区和漏区表面上的光刻胶，以及采用缓冲氢氟酸溶液处理埋氧层和Si02缓冲层上的金纳米颗粒，可以实现只在源漏区侧壁上沉积金纳米颗粒。(2)本专利技术提供的基于SOI衬底的II1-V族纳米线平面晶体管的制备方法，利用源区和漏区表面上的Si02缓冲层，可以实现II1-V族纳米线仅在源区和漏区侧壁硅的金纳米颗粒上生长，能够在SOI衬底上制备出II1-V族纳米线平面晶体管。(3)本专利技术提供的基于SOI衬底的II1-V族纳米线平面晶体管的制备方法，通过控制N型掺杂层的垂直浓度能够实现硅材料与II1-V族纳米线异质结界面带阶的调整，消除整流效应，在降低器件制作成本的同时获得性能优良的硅基II1-V族纳米线平面晶体管器件。(4)本专利技术提供的基于SOI衬底的II1-V族纳米线平面晶体管的制备方法，器件制备工艺简单，II1-V族纳米线在源区和漏区侧壁上生长能够实现直接的平面逻辑布局布线，便于实现CMOS电路的集成。【附图说明】为进一步说明本专利技术的
技术实现思路
，以下结合实施例和附图详细说明如后，其中:图1为利用光刻、二氧化硅刻蚀和硅刻蚀定义出的沟道区、源区和漏区的示意图；图2为利用喷金技术在源区和漏区表面的光刻胶、沟道区埋氧层及源区和漏区侧壁形成金纳米颗粒薄膜的示意图；图3为去除源区和漏区表面光刻胶和沟道区埋氧层表面的金纳米颗粒薄膜后，仅在源区和漏区侧壁保留金纳米颗粒薄膜的示意图；图4为通过金属氧化物化学气相沉积技术在源区和漏区侧壁上的金颗粒外延生长II1-V族纳米线的示意图；图4A为图4中A-A，的剖面图；图5为本专利技术提供的基于SOI衬底的II1-V族纳米线平面晶体管的三维结构示意图；图6为本专利技术的制备流程图。【具体实施方式】请参阅图1-图5所示，本专利技术提供一种基于SOI衬底的II1-V族纳米线平面晶体管，包括:一 SOI衬底I，其中SOI衬底I的顶层硅为(110)晶面，厚度为88nm ；一源区2和一漏区3，该源区2和漏区3形成在SOI衬底I上，其中源区2和漏区3侧壁的硅晶面为{111}晶面，掺杂类型为N型，掺杂浓度为1018-1019cm_3，离子注入结深为17-100nm ；多根II1-V族纳米线4，该多根II1-V族纳米线4连接源区2与漏区3形成导电沟道，其中多根II1-V族纳米线4可以为InxGa1^xAs (O ^ x ^ I)、GaP、GaN或InP材料，这些材料的高电子迀移率可以实现晶体管所需的更快的处理速度或更低的功耗；一 S12缓冲层5，该S1 2缓冲层5制作于该源区2与漏区3的表面，其中S1 2缓冲层5的厚度为17-20nm ；—绝缘介质层6，该绝缘介质层6制作于该多根II1-V族纳米线4和该S12缓冲层5的表面，并完全包裹住该多根II1-V族纳米线4，其中该绝缘介质层6的材料为A1203、氮氧化物、11?)2、5“队、2102、了&205』51'或？21'，可以实现对多根II1-V族纳米线4的表面进行钝化；一源电极7，该源电极7制作于该源区2的上面；一漏电极8，该漏电极8制作于该漏区3的上面；以及一栅电极9，该栅电极9制作于该源区2与漏区3之间的多根II1-V族纳米线4上，包裹住该多根II1-V族纳米线4。请再参阅图6并结合参阅图1-图5所示，本专利技术还提供一本文档来自技高网...
【技术保护点】
一种基于SOI衬底的III‑V族纳米线平面晶体管，包括：一SOI衬底；一源区和一漏区，该源区和漏区形成在SOI衬底上；多根III‑V族纳米线，该多根III‑V族纳米线连接源区与漏区；一SiO2缓冲层，该SiO2缓冲层制作于该源区与漏区的表面；一绝缘介质层，该绝缘介质层制作于该多根III‑V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III‑V族纳米线；一源电极，该源电极制作于该源区的上面；一漏电极，该漏电极制作于该漏区的上面；以及一栅电极，该栅电极制作于该源区与漏区之间的多根III‑V族纳米线上，包裹住该多根III‑V族纳米线。
【技术特征摘要】
【专利技术属性】
技术研发人员：洪文婷，韩伟华，吕奇峰，杨富华，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。