半导体结构及其形成方法技术

本发明专利技术揭示了一种半导体结构及其形成方法。包括在形成有金属互连层的前端芯片上形成保护层，在所述保护层上形成焊垫，所述焊垫与所述金属互连层相连接；以及位于所述焊垫上的铜柱凸块；其中，所述保护层的强度小于或等于所述前端芯片的强度。与现有技术相比，本发明专利技术中由于保护层的引入，在发生应力拉扯时，保护层可以起到释放应力的效果，而不破坏芯片的结构，保证芯片结构的完整，同时芯片的功能也不受影响。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别是涉及一种半导体结构及其形成方法。
技术介绍
晶圆级封装(waferlevelpackaging，WLP)是芯片封装方式的一种，它是在整片晶圆生产完成后，直接在晶圆上进行封装和测试，完成之后才切割制成单颗芯片，不需要经过打线或者填胶。晶圆级封装具有封装尺寸小和封装后电性能优良的优点，其还容易与晶圆制造和芯片组装兼容，简化生产过程，有利于控制成本。随着技术节点的不断降低，铜柱凸块封装逐渐成为晶圆级封装中最先进的封装形式，成为了40nm及40nm以下节点的芯片的主流封装方式。相比其他封装，这种封装方式一方面能够使得封装后的芯片面积大幅减小，另一方面也能够降低引线键合(wirebonding)所带来的阻抗。如图1所示，利用铜柱凸块进行封装的半导体结构包括：芯片，图1中仅示出了芯片中的金属互连结构，包括：若干金属层1和连接金属层1的插塞3，金属层1之间由介质层(IMD)2隔离；铝层4，一端连接至金属层1，另一端作为焊垫；铜柱凸块5，形成于所述焊垫上。其中铜柱凸块5采用电镀形成，且涉及到对铜柱凸块5进行热处理。然而，专利技术人发现，这个热处理过程产生的拉应力很容易超出芯片的抗拉强度，从而导致金属层1、IMD层2或者插塞3断裂，进而导致芯片失效。例如，图1中在插塞3处发生断裂(通常将其称为裂纹6)。为了改善这种情况，如图2所示，专利技术人尝试在金属互连层中加入铰链层7，以增加各层之间的粘附力。然而，这虽然有助于防止产生裂纹，但却引入其他问题，比如，铰链层7的增加会使得k值变高，使得寄生电容增大，影响芯片的响应速度。专利
技术实现思路
本专利技术的目的在于提供一种半导体结构及其形成方法，以降低铜柱凸块封装时易发生芯片失效的问题。为解决上述技术问题，本专利技术提供一种半导体结构，包括：前端芯片，包括金属互连层；位于所述前端芯片上的保护层；位于所述保护层上的焊垫，所述焊垫与所述金属互连层电连接；以及位于所述焊垫上的铜柱凸块，所述铜柱凸块与所述焊垫电连接；其中，所述保护层的强度小于所述前端芯片的强度。可选的，对于所述的半导体结构，所述保护层的材质包括碳氧化硅、碳氮氧化硅。可选的，对于所述的半导体结构，所述保护层的厚度为可选的，对于所述的半导体结构，还包括一再分配层，所述再分配层一端贯穿所述保护层连接至金属互连层，另一端与所述焊垫相连接。可选的，对于所述的半导体结构，所述再分配层的材质为铝。可选的，对于所述的半导体结构，所述焊垫是铝焊垫。可选的，对于所述的半导体结构，还包括一扩散阻挡层，所述一扩散阻挡层位于所述前端芯片与保护层之间。可选的，对于所述的半导体结构，所述扩散阻挡层的材质是掺氮的碳化硅层。可选的，对于所述的半导体结构，所述扩散阻挡层的厚度为相应的，本专利技术提供一种如上所述的半导体结构的形成方法，包括：提供前端芯片，所述前端芯片形成有金属互连层；在所述前端芯片上形成一层保护层，所述保护层的强度小于或等于所述前端芯片的强度；在所述保护层上形成焊垫，并使得所述焊垫与所述金属互连层相连接；在所述焊垫上形成铜柱凸块。可选的，对于所述的半导体结构的形成方法，采用CVD工艺形成所述保护层。可选的，对于所述的半导体结构的形成方法，在形成所述保护层之前，还包括：在所述前端芯片上形成一层扩散阻挡层。可选的，对于所述的半导体结构的形成方法，在所述保护层上形成焊垫，并使得所述焊垫与所述金属互连层相连接包括：利用刻蚀工艺形成贯穿所述保护层的通孔，暴露出金属互连层；形成焊垫及再分配层，所述再分配层的一端填充所述通孔并连接所述金属互连层；另一端连接所述焊垫。本专利技术提供的半导体结构及其形成方法，包括在形成有金属互连层的前端芯片上形成保护层，在所述保护层上形成焊垫，所述焊垫与所述金属互连层相连接；以及位于所述焊垫上的铜柱凸块；其中，所述保护层的强度小于或等于所述前端芯片的强度。与现有技术相比，本专利技术中由于保护层的引入，在发生应力拉扯时，保护层可以起到释放应力的效果，而不破坏芯片的结构，保证芯片结构的完整，同时芯片的功能也不受影响。附图说明图1为现有技术中一种半导体结构的结构示意图；图2为现有技术中另一种半导体结构的结构示意图；图3为本专利技术实施例中的半导体结构的剖面示意图；图4为本专利技术实施例中的半导体结构的形成方法的流程流程图；图5-7为本专利技术实施例中半导体结构在形成过程中的剖面示意图；图8为本专利技术实施例中半导体结构释放应力时的示意图。具体实施方式下面将结合示意图对本专利技术的半导体结构及其形成方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想是，在前端芯片与焊垫之间形成保护层，并且所述保护层的强度小于或等于所述前端芯片的强度。从而由于保护层的引入，在发生应力拉扯时，保护层可以起到释放应力的效果，而不破坏芯片的结构，保证芯片结构的完整，同时芯片的功能也不受影响。下面，请参考图3-图8，对本专利技术的半导体结构及其形成方法进行详细说明。其中图3为本专利技术中的半导体结构的结构示意图；图4为本专利技术中的半导体结构的形成方法的流程图；图5-7为本专利技术实施例中半导体结构在形成过程中的结构示意图；图8为本专利技术实施例中半导体结构释放应力时的结构示意图。如图3所示，本专利技术提供的半导体结构，包括：前端芯片10，包括有金属互连层；位于所述前端芯片10上的保护层106；位于所述保护层106上的焊垫108，所述焊垫108与所述金属互连层电连接；位于所述焊垫108上的铜柱凸块110；其中，所述保护层106的强度小于或等于所述前端芯片10的强度。所述强度即是指在外力作用下，材料或结构抵抗破坏(永久变形和断裂)的能力。本专利技术中由于引入强度小于或等于前端芯片的保护层，在发生应力拉扯时，保护层可以起到释放应力的效果，而不破坏芯片的结构，保证芯片结构的完整，同时芯片的功能也不受影响。在本专利技术的较佳实施例中，所述保护层106的材质包括碳氧化硅、碳氮氧化硅等，其强度具体小于或等于前端芯片10中的金属间介质层102、金属层101以及插塞103等，从而当受到拉应力时，断裂会在保护层106中发生，从而释放应力，为了获得较好的效果，所述保护层106的厚度为例如等。由图3可见，由于保护层106处于前端芯片10的外部，也就是说利用这一保护层106将应力阻挡在芯片外，防止了应力对芯片内部结构的破坏。请继续参考图3，所述半导体结构还包括一再分配层(RDL，其材质为铝)107，所述再分配层107一端贯穿所述保护层106连接至金属互连层，另一端与所述焊垫(例如材质为铝)108相连接。再分配层107能够使得焊垫108与金属层(例如材质为铜)101之间形成较好的连接。在所述前端芯片10与保护层106之间还包括一扩散阻挡层105，所述扩散阻挡层105例如是一掺氮的碳化硅层，所述扩散本文档来自技高网...

【技术保护点】
一种半导体结构，包括：前端芯片，包括金属互连层；位于所述前端芯片上的保护层；位于所述保护层上的焊垫，所述焊垫与所述金属互连层电连接；以及位于所述焊垫上的铜柱凸块，所述铜柱凸块与所述焊垫电连接；其中，所述保护层的强度小于或等于所述前端芯片的强度。

【技术特征摘要】
1.一种半导体结构，包括：前端芯片，包括金属互连层；位于所述前端芯片上的保护层；位于所述保护层上的焊垫，所述焊垫与所述金属互连层电连接；以及位于所述焊垫上的铜柱凸块，所述铜柱凸块与所述焊垫电连接；其中，所述保护层的强度小于或等于所述前端芯片的强度。2.如权利要求1所述的半导体结构，其特征在于，所述保护层的材质包括碳氧化硅、碳氮氧化硅。3.如权利要求1所述的半导体结构，其特征在于，所述保护层的厚度为4.如权利要求1所述的半导体结构，其特征在于，还包括一再分配层，所述再分配层一端贯穿所述保护层连接至金属互连层，另一端与所述焊垫相连接。5.如权利要求4所述的半导体结构，其特征在于，所述再分配层的材质为铝。6.如权利要求5所述的半导体结构，其特征在于，所述焊垫是铝焊垫。7.如权利要求1所述的半导体结构，其特征在于，还包括一扩散阻挡层，所述一扩散阻挡层位于所述前端芯片与保护层之间。8.如权利要求7所述的半导体结构，其特征在于，所述扩散阻挡层的材质是掺氮的碳...

【专利技术属性】
技术研发人员：孙沿林，郭守柱，徐明洁，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：天津;12