半导体结构及其形成方法技术

本申请提供半导体结构及其形成方法，所述方法包括：基底，所述基底包括器件区和隔离区，所述器件区的基底表面形成有第一金属层，所述隔离区的基底表面形成有下极板；依次位于所述基板、所述第一金属层和所述下极板的表面的第一介质层、第一绝缘层和第二介质层；第二金属层，位于所述器件区的第二介质层表面；依次位于所述第二介质层和所述第二金属层的表面的第三介质层、第二绝缘层、第四介质层和第五介质层；第三金属层和上极板，分别位于所述器件区的第五介质层表面和所述隔离区的第五介质层表面；第六介质层，位于所述第五介质层、所述第三金属层和所述上极板的表面。本申请的半导体结构及其形成方法，可以提高CMOS隔离器的击穿电压。

【技术实现步骤摘要】

本申请涉及半导体，尤其涉及一种半导体结构及其形成方法。

技术介绍

1、隔离器(isolator)是工业自动化系统中的核心安全组件，它可以在高压电路与低压电路之间传递数据，同时又能阻挡危险电流通过，最大限度的保护处于弱电区域的人身以及系统的安全。

2、cmos数字隔离器以二氧化硅为电介质绝缘体材料，具有很稳定的可靠性和耐用性以及抗磁干扰能力和抗瞬态电压能力。其高可靠性和高速性，正逐步替代传统的光耦隔离器，在新能源、电信基站、智能电表、电动汽车(200～400v电池管理/充电桩)等新兴产业链广泛应用。

3、cmos数字隔离器是通过二氧化硅将高压极板与低压极板隔离，同时与逻辑电路兼容。目前主流的高压隔离器结构的高压电容厚度为2-3um，耐压强度为2.5-5.7kvrms。然而随着对器件性能的要求提高，器件需要更高的击穿电压。因此，有必要提供更有效、更可靠的技术方案。

技术实现思路

1、本申请提供一种半导体结构及其形成方法，可以有效提高cmos隔离器的击穿电压，提高器件性能。

2、本文档来自技高网...

【技术保护点】

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括半导体衬底和位于所述半导体衬底表面的层间介质层，所述器件区的半导体衬底中形成有有源器件，所述隔离区的半导体衬底中形成有隔离结构，所述器件区的层间介质层中形成有电连接所述有源器件的金属连线层，所述第一金属层电连接所述金属连线层。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的厚度为0.1至0.15微米，所述第一介质层的材料为氮氧化硅。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介质层的厚度为...

【技术特征摘要】

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括半导体衬底和位于所述半导体衬底表面的层间介质层，所述器件区的半导体衬底中形成有有源器件，所述隔离区的半导体衬底中形成有隔离结构，所述器件区的层间介质层中形成有电连接所述有源器件的金属连线层，所述第一金属层电连接所述金属连线层。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的厚度为0.1至0.15微米，所述第一介质层的材料为氮氧化硅。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介质层的厚度为大于0微米小于等于0.6微米，所述第二介质层的材料为氮氧化硅。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第三介质层的厚度为0.1至0.15微米，所述第三介质层的材料为氮氧化硅。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第四介质层的厚度为0.2至0.3微米，所述第四介质层的材料为氮氧化硅。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第五介质层的厚度为0.6至1.2微米，所述第五介质层的材料为氮化硅。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第六介质层的厚度为0.3至0.8微米，所述第六介质层的材料为氮氧化硅。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一绝缘层的厚度为4至6微米，所述第一绝缘层的材料为氧化硅；所述第二绝缘层的厚度为4至6微米，所述第二绝缘层的材料为氧化硅。

10.如权利要求1所述的半导体结构的形成方法，其...

【专利技术属性】
技术研发人员：杜义琛，杨林宏，张艳红，丁亚，陈秋颖，
申请(专利权)人：中芯国际集成电路制造天津有限公司，
类型：发明
国别省市：