半导体器件及其制造方法技术

一种半导体器件，包括以下：半导体芯片和封装基板，在封装基板上设置有所述半导体芯片。半导体芯片包括芯片主体以及设置在所述芯片主体的元件形成表面上的多个包含焊料的电极。封装基板包括以下：基板主体；以及设置在所述基板主体的表面上的多个配线和阻焊层。阻焊层作为连续层设置在基板主体的表面之上和配线上，并且阻焊层在所述配线中的每一个之上具有缺口。所述缺口中的每一个具有在该缺口内的配线的长度方向上伸长的平面形状，并且缺口的长度根据封装基板的热膨胀系数调节。

【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及利用倒装芯片技术的半导体器件以及制造该半导体器件的方法。
技术介绍
近年来，具有图片输出功能的设备，例如智能手机、平板计算机、电视接收机以及游戏机，在显示分辨率方面有了显着的改进。为了适应于此，已经扩展了安装在这种装置中的图像处理器LSI(大规模集成电路)所期望的存储器带。用于实现宽的存储器带的已知技术可以包括如专利文献1中所公开的叠层芯片(CoC)。但是，由于使用具有特殊接口的DRAM(动态随机存取存储器)，CoC技术可能倾向于导致更高的成本，或使用诸如使用微凸块的精细连接的技术。因此，通常的方法可以是使用具有标准DDR(双数据速率)接口的多个DRAM，并且通过增加图像处理器LSI与DRAM之间的连接通道的数量来确保存储器带。64位接口在诸如智能手机的装置中实际使用，并且预期这种接口的使用将在未来扩展。此外，半导体器件的小型化允许在芯片中集成更多数量的晶体管。这使得在一个芯片中集成更多功能成为可能。例如，当前在智能手机或平板计算机中使用的应用处理器以及包含在数字电视接收器中的LSI，主要使用将CPU(中央处理单元)、GPU(图形处理单元)以及各种接口单元化为一个芯片的芯片。存储器接口的多沟道中以及一个芯片中的功能集成中的这种进步已经引起了将LSI连接到外部的端子数量增加的趋势。在现有技术中，通常采用其中半导体芯片通过引线接合连接到封装基板的封装方法。然而，近年来，为了适应连接端子的增加，所谓的倒装芯片技术的采用已经增加。倒装芯片技术包括使用焊料凸块将半导体芯片连接到封装基板。具体地，通常在倒装芯片技术中使用的技术被称为C4(受控折叠芯片连接)，如例如在专利文献2中所公开的。在C4技术中，在封装基板的一侧上，可以预先在阻焊剂上设置开口。每个开口可以具有与要用于连接的焊料凸块的尺寸基本相同的尺寸。可以在开口中印刷焊膏材料。然后，可以使用焊剂将预先设置有焊料凸块的芯片安装在印刷的焊料材料上。通过批量回流方法，焊料可以熔化以形成连接。可以填充底部填充树脂用于在芯片与封装基板之间密封。使用这种技术，由于以下原因，端子间间距的小型化可能变得困难。首先，为了确保芯片与封装基板之间的间隙以填充底部填充树脂，期望增加形成在芯片的侧面上的焊料凸块的直径。第二，焊膏可以通过印刷方法形成，导致难以形成精细图案。因此，连接端子之间的间距可以变为大约150μm至180μm(包括两个端值)。这导致预期难以适应将来的信号数量的增加或者由于器件小型化引起的芯片收缩。考虑到如上所述的当前情况，专利文献3公开了一种技术，其包括直接在配线上执行倒装芯片，以进一步增加信号端子密度并且降低基板成本。在现有的C4技术中，可以在封装基板上形成具有比凸块直径大的尺寸的焊盘。相反，在该技术中，可以将凸块压到具有比凸块直径小的宽度的配线上，利用配线迫使其自身进入凸块，以将凸块和配线接合在一起。因此，即使在使用具有小直径的凸块的情况下，该技术也在努力实现高接合强度方面进行了改进。此外，通常可以使用在金属柱或所谓的柱上执行焊料电镀的凸块结构。这使得即使在使用具有小直径的凸块的情况下，也可以确保期望用于注入底部填充树脂的在芯片与封装基板之间的间隙。缩短凸块之间的间距自然会导致在配线之间发生短路的可能性。因此，专利文献4提出了利用诸如阻焊剂的掩模材料选择性地覆盖担心发生短路的点。但是这种结构可能导致以下缺点。首先，因为与在封装基板上形成的其它掩模材料缺乏连续性，部分形成的掩模材料可能容易剥离。当在组装工艺中部分形成的掩模材料剥离时，可能存在妨碍注入底部填充树脂或者不能防止短路的预期。第二，配线在部分形成掩模材料的点以外暴露。这导致由于焊料材料而发生短路的可能性。此外，在底部填充树脂与封装基板之间具有低粘附性的情况下，可以在配线之间形成空腔。在吸湿的情况下，可能担心发生移动。第三，由于掩模材料具有宽范围的开口，所以由于在组装工艺期间或者在产品装运之后的应力，配线可能容易地从封装基板的绝缘层剥离。这可能导致降低的操作可靠性。为了应对上述缺点，专利文献5提出了在配线和凸块之间的连接部处选择性地设置具有开口的掩模材料(阻焊剂)的技术。这种结构使得在相邻配线之间发生短路的概率较低。引用列表专利文献专利文献1：JP2010-192886A专利文献2：美国专利第5900675号的说明书专利文献3：JP2012-119648A专利文献4：JP2012-109507A专利文献5：JP2012-119649A专利文献6：JP2012-28437A
技术实现思路
另一方面，在专利文献5中描述的方法中，存在以下缺点的可能性。在组装工艺期间用于焊料接合的加热中，由于芯片和封装基板的热膨胀系数的差异，阻焊剂的开口(aperture，孔径)的位置和焊料的位置之间可能存在偏移。结果，焊料可能在阻焊膜上流动，导致与相邻配线短路。应当注意，专利文献6公开了一种技术，其中可以在配线侧预先形成焊膏，并且可以将柱形凸块压在焊膏上，以形成倒装芯片连接。柱形凸块可以由允许焊料向上润湿的材料(例如，金)制成。在这种情况下，专利文献6公开了一种用于抑制短路的改进，其中在封装基板上的配线可以预先设置有加宽部分，以允许焊料容易地聚集在配线的加宽部分处。但是，该结构仍然允许配线在窄间距处暴露，并且不能提供充分的抑制短路的对策。因此，期望提供一种半导体器件及其制造方法，使可以减轻开口与包含焊料的电极之间的位置偏移的影响，并且可以抑制相邻配线之间的短路。根据本公开的实施方式的半导体器件包括半导体芯片以及其上安装有半导体芯片的封装基板。半导体芯片包括芯片主体以及设置在芯片主体的元件形成表面上的多个包含焊料的电极。封装基板包括基板主体、多个配线以及阻焊层，其中多个配线和阻焊层设置在基板主体的前表面上。阻焊层作为连续层设置在基板主体的前表面上和多个配线上，并且阻焊层在多个配线中的每一个上具有开口。该开口具有在开口内的配线的长度方向上伸长的平面形状，开口的长度根据封装基板的热膨胀系数调节。在根据本公开的实施方式的半导体器件中，阻焊层的开口具有在开口内的配线的长度方向上伸长的平面形状。开口的长度根据封装基板的热膨胀系数调节。因此，在组装工艺期间用于焊料接合的加热中，即使在由于半导体芯片的热膨胀系数与封装基板的热膨胀系数的差异而在开口与包含焊料的电极之间具有位置偏移的情况下，焊料在阻焊层上移动的可能性也很小。因此，减轻了开口与包含焊料的电极之间的位置偏移的影响，导致抑制相邻配线之间的短路。根据本公开的实施方式的制造半导体器件的第一方法包括：将半导体芯片与封装基板对准，其中半导体芯片包括芯片主体以及设置在芯片主体的元件形成表面上的多个包含焊料的电极，并且封装基板包括基板主体、多个配线以及阻焊层，其中多个配线和阻焊层设置在基板主体的前表面上；将半导体芯片暂时接合至封装基板；通过回流加热将多个包含焊料的电极连接至多个配线；以及在半导体芯片与封装基板之间注入底部填充树脂，并且固化底部填充树脂。阻焊层作为连续层设置在基板主体的前表面上和多个配线上，并且在多个配线中的每一个上具有开口。开口具有在开口内的配线的长度方向上伸长的平面形状，开口的长度根据封装基板的热膨胀系数调节。根据本公开的实施方式的制造半导体器件的第二方法包本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体芯片；以及封装基板，所述封装基板上安装有所述半导体芯片，其中，所述半导体芯片包括芯片主体以及设置在所述芯片主体的元件形成表面上的多个包含焊料的电极，所述封装基板包括基板主体、多个配线以及阻焊层，所述多个配线和所述阻焊层设置在所述基板主体的前表面上，所述阻焊层作为连续层设置在所述基板主体的前表面和所述多个配线上，并且所述阻焊层在所述多个配线中的每一个上具有开口，以及所述开口具有在所述开口内的配线的长度方向上伸长的平面形状，所述开口的长度根据所述封装基板的热膨胀系数调节。

【技术特征摘要】
【国外来华专利技术】2014.06.27 JP 2014-1323341.一种半导体器件，包括：半导体芯片；以及封装基板，所述封装基板上安装有所述半导体芯片，其中，所述半导体芯片包括芯片主体以及设置在所述芯片主体的元件形成表面上的多个包含焊料的电极，所述封装基板包括基板主体、多个配线以及阻焊层，所述多个配线和所述阻焊层设置在所述基板主体的前表面上，所述阻焊层作为连续层设置在所述基板主体的前表面和所述多个配线上，并且所述阻焊层在所述多个配线中的每一个上具有开口，以及所述开口具有在所述开口内的配线的长度方向上伸长的平面形状，所述开口的长度根据所述封装基板的热膨胀系数调节。2.根据权利要求1所述的半导体器件，其中，所述多个包含焊料的电极设置在所述半导体芯片的外围部分中，所述封装基板包括在所述基板主体的中心部分中的芯片安装区域，所述多个配线从所述芯片安装区域的外围部分向所述基板主体的外侧或内侧延伸，并且在所述芯片安装区域的每一侧彼此平行地布置。3.根据权利要求1所述的半导体器件，其中，所述开口允许暴露所述开口内的所述配线的上表面以及侧表面在高度方向上的部分或全部，以及所述多个包含焊料的电极中的每一个覆盖所述开口内的所述配线的暴露部分。4.根据权利要求3所述的半导体器件，其中，所述开口内的所述阻焊层的厚度比除了所述基板主体的前表面当中的所述开口之外的区域中的所述阻焊层的厚度薄。5.根据权利要求4所述的半导体器件，其中，所述阻焊层允许暴露所述开口内的所述配线的所述上表面以及所述侧表面在高度方向上的部分或全部，以及所述阻焊层覆盖除了所述基板主体的前表面当中的所述开口之外的区域中的多个所述配线中的每一个的所述上表面以及所述侧表面在高度方向上的全部。6.根据权利要求1所述的半导体器件，其中，所述多个包含焊料的电极中的每一个从布置有所述芯片主体的一侧依次包括柱状金属层和焊料层，以及所述柱状金属层由熔点比构成所述焊料层的焊料的熔点高的金属制成。7.根据权利要求6所述的半导体器件，其中，所述柱状金属层的高度大于所述焊料层的高度。8.根据权利要求6所述的半导体器件，其中，所述焊料层的体积大于所述开口的体积。9.根据权利要求1所述的半导体器件，其中，所述开口的长度满足表达式1L>(a-3.5)*D*(T-25)*10-6+d...表达式1(在表达式1中，L表示所述开口的长度(mm)，a表示所述封装基板的等效热膨胀系数(ppm/℃)，D表示从所述封装基板的中心到所述开口的中心的距离(mm)，T表示所述焊料的熔点(℃)，以及d表示所述多个包含焊料的电极中的每一个的直径)。10.根据权利要求1所述的半导体器件，其中，所述开口具有在所述开口内的所述配线的长度方向上伸长的椭圆的平面形状。11.根据权利要求1所述的半导体器件，其中，在所述开口内，所述多个配线中的每一个包括加宽部分。12.根据权利要求1所述的半导体器件，其中，在所述开口内，所述多个配线中的每一个具有断裂。13.根据权利要求1所述的半导体器件，其中，所述开口具有倾斜切口，以及相邻的所述开口布置有彼此面对的所述倾斜切口。14.根据权利要求1所述的半导体器件，...

【专利技术属性】
技术研发人员：村井诚，高冈裕二，山田宏行，佐藤和树，今井诚，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP