一种高速信号自隔离装置制造方法及图纸

本实用新型专利技术公开了一种高速信号自隔离装置，包括：芯片输出装置、集成负载、测试机。所述测试机，包括测试传输线和电压探头电阻；所述测试传输线指的是从所述芯片输出装置的输出端到所述电压探头电阻的一端之间的传输线；所述集成负载，包括负载电容、隔离/负载电阻；所述隔离/负载电阻，接于所述芯片输出装置的输出端与所述测试传输线之间；所述负载电容的一端接于所述芯片输出装置的输出端与所述隔离/负载电阻之间。使用本实用新型专利技术可有效解决由测试机导致的异常大电流现象，鼓包现象得到明显改善。

【技术实现步骤摘要】

本申请涉及电子
，尤其涉及一种高速信号自隔离装置。
技术介绍
随着集成电路高速发展，制造工艺不断进步，工艺的特征尺寸不断减小，数字、模拟以及射频等电路模块可集成到同一块芯片中，性能也越来越强大，毫无疑问，这给测试工作带来了更高的要求。为了检测集成电路各引脚的传输延时、漏电流等交流参数，现有的测试方案通常采用93000SOC(System-on-a-Chip)测试系统，或者在惠普PC工作站Linux操作平台上运行的专用软件来完成对集成电路的检测。传统的测试装置中，包括芯片输出端、集成负载、测试传输线和电压探头电阻。通常，测试结构的集成负载为50pF负载电容，或者50pF负载电容加500Ω负载电阻总和，测试传输线、电压探头电阻(传统测试方法通常为1MΩ，可忽略)构成芯片测试时的额外负载。采用传统测试结构时，由于传输线的寄生电容及特征阻抗，芯片输出端会有近100pF的额外负载，其瞬间特征阻抗为50Ω，导致芯片开启瞬间输出负载大大超过规范要求范围，出现芯片供电不足问题。如采用目前通用的测试方法，测试用传输线长约1m，存在10ns左右的传输时间，在此过程中，传输线表现为50Ω阻抗，即输出端在10ns左右的时间内瞬间负载电阻为500Ω并联50Ω而非500Ω，当多级触发器等电路多输出端口同时开启时，瞬间供电电流可达1A甚至更大，会出现异常大电流现象，使输出端地电平瞬间不为0，出现鼓包现象，严重时可能影响电路测试结果，出现由于测试问题导致的测试误判问题。
技术实现思路
本技术了提供了一种高速信号自隔离装置，以解决多级触发器等电路多输出端口同时开启时，由测试机导致的瞬间异常大电流现象致端口输出出现鼓包、影响电路测试结果的问题。本技术提供的高速信号自隔离测试装置还能有效减小传输线对测试电路引入的额外负载负面影响，使测试结果更加准确、有效。为解决上述技术问题，本技术提供了一种高速信号自隔离装置，包括：芯片输出装置、集成负载、测试机；所述测试机，包括测试传输线和电压探头电阻；所述测试传输线指的是从所述芯片输出装置的输出端到所述电压探头电阻的一端之间的传输线；所述集成负载，包括负载电容、隔离/负载电阻；所述隔离/负载电阻，接于所述芯片输出装置的输出端与所述测试传输线之间；所述负载电容的一端接于所述芯片输出装置的输出端与所述隔离/负载电阻之间。优选的，所述隔离/负载电阻的阻值具体为测试标准要求的负载电阻阻值和所述电压探头电阻的阻值的差值。优选的，所述电压探头电阻的阻值与所述测试传输线的特征阻抗的误差范围为：-20％～+20％。优选的，所述测试传输线的特征阻抗为50欧姆±10欧姆。优选的，所述芯片输出装置的接地端、所述负载电容的另一端、所述测试传输线的接地端、所述电压探头电阻的另一端都接到地端。优选的，所述芯片输出装置包括芯片输出脉冲源、端口等效内阻；其中，所述芯片输出脉冲源连接所述芯片输出装置的接地端；所述端口等效内阻连接所述芯片输出装置的输出端。优选的，所述芯片输出装置具体为：MOS结构，或者三极管结构，或者CMOS结构、或者TTL结构。优选的，在所述集成负载中，所述隔离/负载电阻和所述负载电容由两个继电器控制；其中，第一继电器的一端与所述芯片输出装置的输出端连接，所述第一继电器的另一端与所述负载电容和所述隔离/负载电阻的共同连接点连接；所述第二继电器的一端与所述芯片输出装置的输出端连接，所述第二继电器的另一端与所述测试传输线连接；所述负载电容的另一端与地连接，所述隔离/负载电阻的另一端与所述第二继电器和所述测试传输线的共同连接点连接。优选的，所述第一继电器、所述第二继电器由微机电系统MEMS工艺集成制作；或者所述第一继电器、所述第二继电器、所述隔离/负载电阻由所述MEMS工艺集成制作在一起；或者所述第一继电器、所述第二继电器、所述负载电容由所述MEMS工艺集成制作在一起；或者所述第一继电器、所述第二继电器、所述隔离/负载电阻、所述负载电容由所述MEMS工艺集成制作在一起。优选的，在所述集成负载中，所述隔离/负载电阻和负载电容由三个继电器控制；其中，第三继电器的一端与所述芯片输出装置的输出端连接，所述第三继电器的另一端与所述负载电容和所述隔离/负载电阻的共同连接点连接；第四继电器的一端与所述芯片输出装置的输出端连接，所述第四继电器的另一端与所述测试传输线连接；第五继电器的一端与所述隔离/负载电阻的另一端连接，所述第五继电器的另一端与所述第四继电器和所述测试传输线的公共连接点连接；所述负载电容的另一端接地。优选的，所述第三继电器、所述第四继电器、所述第五继电器由MEMS工艺集成制作；或者所述第三继电器、所述第四继电器、所述第五继电器、所述隔离/负载电阻由所述MEMS工艺集成制作在一起；或者所述第三继电器、所述第四继电器、所述第五继电器、所述负载电容由所述MEMS工艺集成制作在一起；或者所述第三继电器、所述第四继电器、所述第五继电器、所述隔离/负载电阻、所述负载电容由所述MEMS工艺集成制作在一起。优选的，在所述集成负载中，所述隔离/负载电阻和第六继电器并联，所述第六继电器的一端与所述隔离/负载电阻的一端连接，所述第六继电器的另一端与所述隔离/负载电阻的另一端连接。优选的，所述第六继电器、所述隔离/负载电阻由MEMS工艺集成制作在一起；或者所述第六继电器、所述负载电容由所述MEMS工艺集成制作在一起；或者所述第六继电器、所述隔离/负载电阻、所述负载电容由所述MEMS工艺集成制作在一起。优选的，所述测试传输线包括：测试电路板走线和连接用传输线缆。通过本技术的一个或者多个技术方案，本技术具有以下有益效果或者优点：在本技术中，公开了一种高速信号自隔离测试装置，包括：芯片输出装置、集成负载、测试机。所述测试机，包括测试传输线和电压探头电阻；所述测试传输线指的是从所述芯片输出装置的输出端到所述电压探头电阻的一端之间的传输线；所述集成负载，包括负载电容、隔离/负载电阻；所述隔离/负载电阻，接于所述芯片输出装置的输出端与所述测试传输线之间；所述负载电容的一端接于所述芯片输出装置的输出端与所述隔离/负载电阻之间。在测试机与端口等效内阻之间添加一个隔离/负载电阻，采用电阻隔离的方式，用较大电阻隔离掉传输线在被测芯片开启的瞬间引入的负载电容(特征阻抗通常为50Ω)问题，降低芯片输出装置额外输出电流，大幅改善芯片瞬间多端口同时开启负载输出电流过大导致的鼓包现象。进一步的，集成负载包含500Ω负载电阻时，负载电阻RA从DC(直流)到射频都是500Ω负载，使传输线充电电压与测试机50Ω终端匹配电阻上的压降一致，消除了电压脉冲在传输线内的反射问题，有效解决了传输线对传输特性测试的时间影响问题。进一步的，本技术使用了100Ω～25kΩ隔离/负载电阻，拉低了传输线充电电压，有效减少了测试线对波形参数测试的影响，达到缓解多输出端口同时开启时导致的瞬间异常大电流现象效果。附图说明图1为本技术实施例提供的一种高速信号自隔离测试装置的电路示意图；图2为目前通用的测试技术；图3为本技术涉及的自隔离测试装置的测试方式和目前通用测试方式在不同传输线长度时的I-t曲线；图4本文档来自技高网...

【技术保护点】
一种高速信号自隔离装置，其特征在于，包括：芯片输出装置、集成负载、测试机；所述测试机，包括测试传输线和电压探头电阻；所述测试传输线指的是从所述芯片输出装置的输出端到所述电压探头电阻的一端之间的传输线；所述集成负载，包括负载电容、隔离/负载电阻；所述隔离/负载电阻，接于所述芯片输出装置的输出端与所述测试传输线之间；所述负载电容的一端接于所述芯片输出装置的输出端与所述隔离/负载电阻之间。

【技术特征摘要】
1.一种高速信号自隔离装置，其特征在于，包括：芯片输出装置、集成负载、测试机；所述测试机，包括测试传输线和电压探头电阻；所述测试传输线指的是从所述芯片输出装置的输出端到所述电压探头电阻的一端之间的传输线；所述集成负载，包括负载电容、隔离/负载电阻；所述隔离/负载电阻，接于所述芯片输出装置的输出端与所述测试传输线之间；所述负载电容的一端接于所述芯片输出装置的输出端与所述隔离/负载电阻之间。2.根据权利要求1所述的一种高速信号自隔离装置，其特征在于，所述隔离/负载电阻的阻值具体为测试标准要求的负载电阻阻值和所述电压探头电阻的阻值的差值。3.根据权利要求1所述的一种高速信号自隔离装置，其特征在于，所述电压探头电阻的阻值与所述测试传输线的特征阻抗的误差范围为：-20％～+20％。4.根据权利要求1所述的一种高速信号自隔离装置，其特征在于，所述测试传输线的特征阻抗为50欧姆±10欧姆。5.根据权利要求1所述的一种高速信号自隔离装置，其特征在于，所述芯片输出装置的接地端、所述负载电容的另一端、所述测试传输线的接地端、所述电压探头电阻的另一端都接到地端。6.根据权利要求5所述的一种高速信号自隔离装置，其特征在于，所述芯片输出装置包括芯片输出脉冲源、端口等效内阻；其中，所述芯片输出脉冲源连接所述芯片输出装置的接地端；所述端口等效内阻连接所述芯片输出装置的输出端。7.根据权利要求1～6任一权项所述的一种高速信号自隔离装置，所述芯片输出装置具体包括：MOS结构，或者三极管结构，或者CMOS结构、或者TTL结构。8.根据权利要求1～6任一权项所述的一种高速信号自隔离装置，其特征在于，在所述集成负载中，所述隔离/负载电阻和所述负载电容由两个继电器控制；其中，第一继电器的一端与所述芯片输出装置的输出端连接，所述第一继电器的另一端与所述负载电容和所述隔离/负载电阻的共同连接点连接；第二继电器的一端与所述芯片输出装置的输出端连接，所述第二继电器的另一端与所述测试传输线连接；所述负载电容的另一端与地连接，所述隔离/负载电阻的另一端与所述第二继电器和所述测试传输线的共同连接点连接。9.根据权利要求8所述的一种高速信号自隔离装置，其特征在于，所述第一继电器、所述第二继电器由微机电系统MEMS...

【专利技术属性】
技术研发人员：曾传滨，张晴，倪涛，罗家俊，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：新型
国别省市：北京;11