阵列基板的制作方法及显示面板、显示装置制造方法及图纸

本发明专利技术提供了阵列基板的制作方法及显示面板、显示装置，用以通过在即将完成对中间介质层进行干刻工艺时，通过过孔对半导体层露出的区域进行等离子轰击，从而提高了电子载流子的浓度，降低了源漏极与半导体层接触产生的电阻，也就增大了晶体管的开态电流。所述方法包括：在衬底基板上依次形成半导体层、栅极绝缘层、栅极以及中间介质层；对所述中间介质层进行过孔刻蚀直至露出部分所述半导体层；对所述过孔内露出的部分半导体层进行等离子轰击；在所述中间介质层上形成通过所述过孔与所述半导体层相连的源漏电极。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及阵列基板的制作方法及显示面板、显示装置。
技术介绍
氧化物晶体管技术作为现阶段的一个技术热点，具有迁移率高、均匀性好等特点。然而，在制作包括氧化物晶体管的阵列基板时，会对中间介质层进行干刻形成用于连接半导体层的过孔，形成通过该过孔与半导体层相连的源漏极。目前改善源漏极与半导体层接触产生的电阻的方式主要有以下几种，其一为改变过孔的大小；其二为改变过孔的形状；其三为增加过孔的数量；其四为在所述半导体层上插入一层过渡层；其五为更换源漏极的材料。然而，对于阵列基板中过孔的设计方案已确定的情况，均无法通过上述前三种方法改善；插入过渡层的方法不仅将增大良率的风险，也会相应的提高生产成本；更换源漏极的材料的改善方法，对于中大尺寸的AMOLED驱动的显示装置，走线一般选用铝Al或铜Cu，因此可供选择更换的材料非常少。因此，现有技术并无法针对过孔的设计方案与源漏极的材料均已确定的情况下，源漏极与半导体层接触产生的电阻进行改善。综上所述，现有技术并无法针对过孔的设计方案与源漏极的材料均已确定的情况下，源漏极与半导体层接触产生的电阻进行改善。
技术实现思路
本专利技术实施例提供了阵列基板的制作方法及显示面板、显示装置，用以通过在即将完成对中间介质层进行干刻工艺时，通过过孔对半导体层露出的区域进行等离子轰击，通过等离子体的原子撞击，将半导体层中的氧原子轰击出来，形成更多的氧空位缺陷，从而提高了电子载流子的浓度，降低了源漏极与半导体层接触产生的电阻，也就增大了晶体管的开态电流；仅在干刻时进行等离子轰击工艺，操作工艺简单。本专利技术实施例提供的一种阵列基板的制作方法，包括：在衬底基板上依次形成半导体层、栅极绝缘层、栅极以及中间介质层；对所述中间介质层进行过孔刻蚀直至露出部分所述半导体层；对所述过孔内露出的部分半导体层进行等离子轰击；在所述中间介质层上形成通过所述过孔与所述半导体层相连的源漏电极。本专利技术实施例中，通过在即将完成对中间介质层进行干刻工艺时，通过过孔对半导体层露出的区域进行等离子轰击，通过等离子体的原子撞击，将半导体层中的氧原子轰击出来，形成更多的氧空位缺陷，从而提高了电子载流子的浓度，从而降低了源漏极与半导体层接触产生的电阻，也就增大了晶体管的开态电流。较佳地，形成所述半导体层的材料为根据预设的接触电阻确定的，其中，所述接触电阻为所述源漏极与所述半导体层接触产生的电阻。本专利技术实施例中，可通过采用含氧量低的材料来形成半导体层，从而进一步实现降低源漏极与半导体层接触产生的电阻。较佳地，对所述过孔内露出的部分半导体层进行等离子轰击工艺的时间、等离子轰击工艺的流量均与接触电阻呈负相关，其中，所述接触电阻为所述源漏极与所述半导体层接触产生的电阻。本专利技术实施例中，可通过延长等离子轰击的时间，增大等离子轰击工艺的流量，增加等离子轰击工艺的强度，从而进一步实现降低源漏极与半导体层接触产生的电阻。较佳地，所述等离子轰击工艺的气体为氦气、氮气、氨气或氢气。本专利技术实施例中，若等离子轰击工艺为氦气等离子轰击，则氦气等离子轰击自由基将不会扩散到沟道区，等离子轰击后等离子轰击自由基在半导体层中的扩散问题会大大减弱，从而进一步实现降低源漏极与半导体层接触产生的电阻。较佳地，对所述中间介质层进行干刻工艺，包括：通过四氟化碳和氧气对所述中间介质层进行干刻工艺。较佳地，形成的所述中间介质层的厚度大于或等于100纳米且小于或等于500纳米。较佳地，在形成栅极之后，在形成中间介质层之前，该方法还包括：对所述半导体层中未被覆盖的区域进行等离子轰击工艺。本专利技术实施例提供的一种显示面板，包括：通过上述的方法制作的阵列基板。本专利技术实施例中，通过在即将完成对中间介质层进行干刻工艺时，通过过孔对半导体层露出的区域进行等离子轰击，通过等离子体的原子撞击，将半导体层中的氧原子轰击出来，形成更多的氧空位缺陷，从而提高了电子载流子的浓度，从而降低了源漏极与半导体层接触产生的电阻，也就增大了晶体管的开态电流。本专利技术实施例提供的一种显示装置，包括：上述的显示面板。本专利技术实施例中，通过在即将完成对中间介质层进行干刻工艺时，通过过孔对半导体层露出的区域进行等离子轰击，通过等离子体的原子撞击，将半导体层中的氧原子轰击出来，形成更多的氧空位缺陷，从而提高了电子载流子的浓度，从而降低了源漏极与半导体层接触产生的电阻，也就增大了晶体管的开态电流。附图说明图1为本专利技术实施例提供的一种阵列基板的制作方法的流程示意图；图2为本专利技术实施例提供的阵列基板在制备过程中形成栅极金属层后的结构示意图；图3为本专利技术实施例提供的阵列基板在制备过程中对中间介质层过刻后的结构示意图；图4为本专利技术实施例提供的一种阵列基板的结构示意图。具体实施方式本专利技术实施例提供了阵列基板的制作方法及显示面板、显示装置，用以通过在即将完成对中间介质层进行干刻工艺时，通过过孔对半导体层露出的区域进行等离子轰击，通过等离子体的原子撞击，将半导体层中的氧原子轰击出来，形成更多的氧空位缺陷，从而提高了电子载流子的浓度，降低了源漏极与半导体层接触产生的电阻，也就增大了晶体管的开态电流；仅在干刻时进行等离子轰击工艺，操作工艺简单。下面将结合本专利技术实施例中的附图，对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参见图1，本专利技术实施例提供了一种阵列基板的制作方法，该方法包括：S101、在衬底基板上依次形成半导体层、栅极绝缘层、栅极以及中间介质层；S102、对所述中间介质层进行过孔刻蚀直至露出部分所述半导体层；S103、对所述过孔内露出的部分半导体层进行等离子轰击；S104、在所述中间介质层上形成通过所述过孔与所述半导体层相连的源漏电极。具体地，参见图2，步骤S101，包括：对衬底基板(Glass)201通过标准方法进行清洗，其中，所述衬底基板为玻璃衬底；在所述衬底基板201上，通过溅镀法(Sputter)或蒸镀法沉积遮光金属层(Shield Layer)202，并根据需要进行图像化，其中，所述遮光层的厚度为大于或等于50纳米且小于或等于400纳米；在形成的遮光金属层202上，利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)工艺制备过渡层(Buffer Layer)203，其中，所述过渡层的厚度为大于或等于100纳米且小于或等于500纳米；在形成的过渡层203上，利用溅镀法(Sputter)工艺沉积半导体层(Active Layer)，并根据需要进行图像化，其中，所述半导体层的厚度为大于或等于10纳米且小于或等于100纳米；在形成的半导体层上，利用等离子体增强化学气相沉积法PECVD工艺制备栅极绝缘层205，其中，所述栅极绝缘层的厚度为大于或等于100纳米且小于或等于500纳米，制备栅极绝缘层的材料为氧化硅SiOx；在形成的栅极绝缘层205上，通过溅镀法(Sputter)或蒸镀法沉积栅极金属层206，并根据需要进行图像化，其中，所述栅极金属层的厚度为大于或等于50纳米且小本文档来自技高网...

【技术保护点】
一种阵列基板的制作方法，其特征在于，包括：在衬底基板上依次形成半导体层、栅极绝缘层、栅极以及中间介质层；对所述中间介质层进行过孔刻蚀直至露出部分所述半导体层；对所述过孔内露出的部分半导体层进行等离子轰击；在所述中间介质层上形成通过所述过孔与所述半导体层相连的源漏电极。

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，包括：在衬底基板上依次形成半导体层、栅极绝缘层、栅极以及中间介质层；对所述中间介质层进行过孔刻蚀直至露出部分所述半导体层；对所述过孔内露出的部分半导体层进行等离子轰击；在所述中间介质层上形成通过所述过孔与所述半导体层相连的源漏电极。2.根据权利要求1所述的方法，其特征在于，形成所述半导体层的材料为根据预设的接触电阻确定的，其中，所述接触电阻为所述源漏极与所述半导体层接触产生的电阻。3.根据权利要求1所述的方法，其特征在于，对所述过孔内露出的部分半导体层进行等离子轰击工艺的时间、等离子轰击工艺的流量均与接触电阻呈负相关，其中，所述接触电阻为所述源漏极与所述半导体层接触产生的电阻...

【专利技术属性】
技术研发人员：陈江博，杜建华，王国英，刘威，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11