一种阵列基板布线结构、液晶显示面板及液晶显示器制造技术

本发明专利技术提供一种阵列基板布线结构中的每一布线单元包括九条数据线、四条栅极线及晶体管矩阵，第一、四、六、七及九数据线为第一极性，第二、三、五及八数据线为第二极性，第一行晶体管位于第一及二条栅极线之间，第二行晶体管位于第三及四条栅极线之间，第一及四条栅极线与第一极性的数据线控制第一、七、十一及十三列的晶体管，与第二极性的数据线控制第二、四、八及十四列的晶体管，第二及三条栅极线与第一极性的数据线控制第六、十、十二及十六列的晶体管，与第二极性的数据线控制第三、五、九及十五列的晶体管，所有栅极线中的奇数栅极线依次开启后偶数栅极线再依次开启，以使得相应的每一个像素的极性与任意相邻的像素的极性相反。

【技术实现步骤摘要】

本专利技术涉及显示领域，尤其涉及一种阵列基板布线结构、显示显示面板及液晶显示器。
技术介绍
为降低液晶面板生产的制作成本，一种HSD结构的液晶面板应运而生。该种面板将栅线的数量加倍，而数据线的数量减半，从而减少驱动数据线的芯片的数量，达到降低成本的目的。将这种HSD技术用于LTPS中，由于LTPS本身拥有分路器设计，将扇出处的一根走线分为多根数据线，通过时序来控像素数据线。这样会更进一步减少集成芯片的引脚输出端，缩小集成芯片的尺寸，节省成本。但是这样会导致任何一根扇出线控制下的多根数据线的极性完全相同，液晶在极性反转的过程中实现的是帧反转模式，这样会导致面板出现严重的闪烁现象，影响显示面板的性能。
技术实现思路
本专利技术提供一种阵列基板布线结构，以避免使液晶面板出现闪烁现象，从而提高液晶显示面板的性能。本专利技术还提供了一种液晶显示面板及液晶显示器。本专利技术提供一种阵列基板布线结构，应用于液晶显示面板中，所述阵列基板布线结构包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第九条数据线、依次从上到下排布的第一至第四条栅极线，及第一组以2×16矩阵形式排布的薄膜晶体管，所述第一、第四、第六、第七及第九数据线为第一极性，所述第二、第三、第五及第八数据线为第二极性，所述第一极性与第二极性相反，所述第一行薄膜晶体管位于所述第一及第二条栅极线之间，所述第二及第三条栅极线并排设置，所述第二行薄膜晶体管位于所述第三及第四条栅极线之间，所述第一及第四条栅极线与第一极性的数据线控制第一、第七、第十一及第十三列的薄膜晶体管，所述第一及第四条栅极线与第二极性的数据线控制第二、第四、第八及第十四列的薄膜晶体管，所述第二及第三条栅极线与第一极性的数据线控制第六、第十、第十二及第十六列的薄膜晶体管，所述第二及第三条栅极线与第二极性的数据线控制第三、第五、第九及第十五列的薄膜晶体管，且所有布线单元形成的所述布线结构中，所有栅极线中的奇数栅极线从上至下依次开启后偶数栅极线再从上至下依次开启，以使得所述阵列基板布线结构对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。其中，所述第一、第四、第六、第七及第九数据线输出正电压信号时，所述第二、第三、第五及第八数据线输出负电压信号；当所述第一、第四、第六、第七及第九数据线输出负电压信号时，所述第二、第三、第五及第八数据线输出正电压信号。其中，所述布线单元还包括第五至第八条栅极线及第二组以2×16矩阵形式排布的薄膜晶体管，所述第二组薄膜晶体管设置于所述第一组薄膜晶体管的下方形成了4×16矩阵形式排布的薄膜晶体管，所述第五至第八条栅极线依次排列在所述第四条栅极线的下方，所述第五条栅极线与所述第四条栅极线并排设置，所述第三行薄膜晶体管位于所述第五与第六条栅极线之间，所述第七条栅极线与所述第六条栅极线并排设置，所述第四行薄膜晶体管位于所述第七条栅极线与所述第八条栅极线之间，所述第四及第八条栅极线与第一极性的数据线控制第一、第七、第十一及第十三列的薄膜晶体管，所述第四及第八条栅极线与第二极性的数据线控制第二、第四、第八及第十四列的薄膜晶体管，所述第五及第六条栅极线与第一极性的数据线控制第六、第十、第十二及第十六列的薄膜晶体管，所述第五及第六条栅极线与第二极性的数据线控制第三、第五、第九及第十五列的薄膜晶体管，且所有布线单元中形成的所述布线结构中，所有栅极线中的奇数栅极线从上至下依次开启后偶数栅极线再从上至下依次开启，以使得所述阵列基板布线结构对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。本专利技术提供一种液晶显示面板，包括：若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第九条数据线、依次从上到下排布的第一至第四条栅极线，及第一组以2×16矩阵形式排布的薄膜晶体管；像素阵列，所述像素阵列包括若干像素单元，每一像素单元包括第一组以2×16矩阵形式进行排布的像素，所述像素单元从左到右从上到下依次排布，且对应相应的薄膜晶体管矩阵；其中，所述第一、第四、第六、第七及第九数据线为第一极性，所述第二、第三、第五及第八数据线为第二极性，所述第一极性与第二极性相反，所述第一行薄膜晶体管位于所述第一及第二条栅极线之间，所述第二及第三条栅极线并排设置，所述第二行薄膜晶体管位于所述第三及第四条栅极线之间，所述第一及第四条栅极线与第一极性的数据线控制第一、第七、第十一及第十三列的薄膜晶体管，所述第一及第四条栅极线与第二极性的数据线控制第二、第四、第八及第十四列的薄膜晶体管，所述第二及第三条栅极线与第一极性的数据线控制第六、第十、第十二及第十六列的薄膜晶体管，所述第二及第三条栅极线与第二极性的数据线控制第三、第五、第九及第十五列的薄膜晶体管，且所有布线单元中形成的所述布线结构中，所有栅极线中的奇数栅极线从上至下依次开启后偶数栅极线再从上至下依次开启，以使得所述像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。其中，所述第一、第四、第六、第七及第九数据线输出正电压信号时，所述第二、第三、第五及第八数据线输出负电压信号；当所述第一、第四、第六、第七及第九数据线输出负电压信号时，所述第二、第三、第五及第八数据线输出正电压信号。其中，所述布线单元还包括第五至第八条栅极线及第二组以2×16矩阵形式排布的薄膜晶体管，所述像素单元还包括第二组以2×16矩阵形式进行排布的像素，所述第二组薄膜晶体管设置于所述第一组薄膜晶体管的下方形成了4×16矩阵形式排布的薄膜晶体管，所述第二组像素设置于第一组像素下方形成4×16矩阵形式排布的像素，所述第五至第八条栅极线依次排列在所述第四条栅极线的下方，所述第五条栅极线与所述第四条栅极线并排设置，所述第三行薄膜晶体管位于所述第五与第六条栅极线之间，所述第七条栅极线与所述第六条栅极线并排设置，所述第四行薄膜晶体管位于所述第七条栅极线与所述第八条栅极线之间，所述第四及第八条栅极线与第一极性的数据线控制第一、第七、第十一及第十三列的薄膜晶体管，所述第四及第八条栅极线与第二极性的数据线控制第二、第四、第八及第十四列的薄膜晶体管，所述第五及第六条栅极线与第一极性的数据线控制第六、第十、第十二及第十六列的薄膜晶体管，所述第五及第六条栅极线与第二极性的数据线控制第三、第五、第九及第十五列的薄膜晶体管，且所有布线单元中形成的所述布线结构中，所有栅极线中的奇数栅极线从上至下依次开启后偶数栅极线再从上至下依次开启，以使得所述像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。本专利技术提供一种液晶显示器，包括液晶显示面板、背光模块及驱动控制电路，所述背光模块用于提供所述液晶显示面板所需的光线，所述液晶显示面板包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第九条数据线、依次从上到下排布的第一至第四条栅极线，及第一组以2×16矩阵形式排布的薄膜晶体管；像素阵列，所述像素阵列包括若干像素单元，每一像素单元包括第一组以2×16矩阵形式进行排布的像素，所述像素单元从左到右从上到下依次排布，且对应相应的薄膜晶体管矩阵；其中，所述第一、第四、第六本文档来自技高网...

【技术保护点】
一种阵列基板布线结构，应用于液晶显示面板中，其特征在于：所述阵列基板布线结构包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第九条数据线、依次从上到下排布的第一至第四条栅极线，及第一组以2×16矩阵形式排布的薄膜晶体管，所述第一、第四、第六、第七及第九数据线为第一极性，所述第二、第三、第五及第八数据线为第二极性，所述第一极性与第二极性相反，所述第一行薄膜晶体管位于所述第一及第二条栅极线之间，所述第二及第三条栅极线并排设置，所述第二行薄膜晶体管位于所述第三及第四条栅极线之间，所述第一及第四条栅极线与第一极性的数据线控制第一、第七、第十一及第十三列的薄膜晶体管，所述第一及第四条栅极线与第二极性的数据线控制第二、第四、第八及第十四列的薄膜晶体管，所述第二及第三条栅极线与第一极性的数据线控制第六、第十、第十二及第十六列的薄膜晶体管，所述第二及第三条栅极线与第二极性的数据线控制第三、第五、第九及第十五列的薄膜晶体管，且所有布线单元形成的所述布线结构中，所有栅极线中的奇数栅极线从上至下依次开启后偶数栅极线再从上至下依次开启，以使得所述阵列基板布线结构对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。...

【技术特征摘要】
1.一种阵列基板布线结构，应用于液晶显示面板中，其特征在于：所述阵列基板布线结构包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第九条数据线、依次从上到下排布的第一至第四条栅极线，及第一组以2×16矩阵形式排布的薄膜晶体管，所述第一、第四、第六、第七及第九数据线为第一极性，所述第二、第三、第五及第八数据线为第二极性，所述第一极性与第二极性相反，所述第一行薄膜晶体管位于所述第一及第二条栅极线之间，所述第二及第三条栅极线并排设置，所述第二行薄膜晶体管位于所述第三及第四条栅极线之间，所述第一及第四条栅极线与第一极性的数据线控制第一、第七、第十一及第十三列的薄膜晶体管，所述第一及第四条栅极线与第二极性的数据线控制第二、第四、第八及第十四列的薄膜晶体管，所述第二及第三条栅极线与第一极性的数据线控制第六、第十、第十二及第十六列的薄膜晶体管，所述第二及第三条栅极线与第二极性的数据线控制第三、第五、第九及第十五列的薄膜晶体管，且所有布线单元形成的所述布线结构中，所有栅极线中的奇数栅极线从上至下依次开启后偶数栅极线再从上至下依次开启，以使得所述阵列基板布线结构对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。2.如权利要求1所述的阵列基板布线结构，其特征在于，所述第一、第四、第六、第七及第九数据线输出正电压信号时，所述第二、第三、第五及第八数据线输出负电压信号；当所述第一、第四、第六、第七及第九数据线输出负电压信号时，所述第二、第三、第五及第八数据线输出正电压信号。3.如权利要求2所述的阵列基板布线结构，其特征在于，所述布线单元还包括第五至第八条栅极线及第二组以2×16矩阵形式排布的薄膜晶体管，所述第二组薄膜晶体管设置于所述第一组薄膜晶体管的下方形成了4×16矩阵形式排布的薄膜晶体管，所述第五至第八条栅极线依次排列在所述第四条栅极线的下方，所述第五条栅极线与所述第四条栅极线并排设置，所述第三行薄膜晶体管位于所述第五与第六条栅极线之间，所述第七条栅极线与所述第六条栅极线并排设置，所述第四行薄膜晶体管位于所述第七条栅极线与所述第八条栅极线之间，所述第四及第八条栅极线与第一极性的数据线控制第一、第七、第十一及第十三列的薄膜晶体管，所述第四及第八条栅极线与第二极性的数据线控制第二、第四、第八及第十四列的薄膜晶体管，所述第五及第六条栅极线与第一极性的数据线控制第六、第十、第十二及第十六列的薄膜晶体管，所述第五及第六条栅极线与第二极性的数据线控制第三、第五、第九及第十五列的薄膜晶体管，且所有布线单元中形成的所述布线结构中，所有栅极线中的奇数栅极线从上至下依次开启后偶数栅极线再从上至下依次开启，以使得所述阵列基板布线结构对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。4.一种液晶显示面板，包括：若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第九条数据线、依次从上到下排布的第一至第四条栅极线，及第一组以2×16矩阵形式排布的薄膜晶体管；像素阵列，所述像素阵列包括若干像素单元，每一像素单元包括第一组以2×16矩阵形式进行排布的像素，所述像素单元从左到右从上到下依次排布，且对应相应的薄膜晶体管矩阵；其中，所述第一、第四、第六、第七及第九数据线为第一极性，所述第二、第三、第五及第八数据线为第二极性，所述第一极性与第二极性相反，所述第一行薄膜晶体管位于所述第一及第二条栅极线之间，所述第二及第三条栅极线并排设置，所述第二行薄膜晶体管位于所述第三及第四条栅极线之间，所述第一及第四条栅极线与第一极性的数据线控制第一、第七、第十一及第十三列的薄膜晶体管，所述第一及第四条栅极线与第二极性的数据线控制第二、第四、第八及第十四列的薄膜晶体管，所述第二及第三条栅极线与第一极性的数据线控制第六、第十、第十二及第十六列的薄膜晶体管，所述第二及第三条栅极线与第二极性的数据线控制第三、第五、第九及第十五列的薄膜晶体管，且所有布线单元中形成的所述布线结构中，所有栅极线中的奇数栅极线从上至下依次开启后偶数栅极线再从上至下依次开启，以使得所述像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。5.如权利要求4所述的液晶显示面板，其特征在于，所述第一、第四、第六、第七及第九数据线输出正电压信号时，所述第二、第三、第五及第八数据线输出负电压信号；当所述第一、第四、第六、第七及第九数据线输出负电压信号时，所述第二、第三、第五及第八数据线输出正电压信号。6.如权利要求5所述的液晶显示面板，其特征在于，所述布线单元还包括第五至第八条栅极线及第二组以2×16矩阵形式排布的薄膜晶体管，所述像素单...

【专利技术属性】
技术研发人员：王聪，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42