一种显示面板及其阵列基板制造技术

本发明专利技术公开一种显示面板及其阵列基板。该阵列基板包括：多条扫描线，设置在基板上；多条数据线设置在基板上，并且与多条扫描线交替设置，形成多个像素单元，每个像素单元包括像素电极；过孔与像素电极的连接部对应设置；像素电极设置有镂空部，镂空部与连接部相邻设置。通过上述方式，本发明专利技术能够避免其他位置的液晶分子乱倒，进而降低按压液晶扩散的不良风险。

【技术实现步骤摘要】

本专利技术涉及显示
，特别是涉及一种显示面板及其阵列基板。
技术介绍
目前，在常规小尺寸、高分辨率液晶显示屏的像素单元设计中，为了提高像素单元的穿透率，通常采取将源极连接开口区的过孔设置在开口去的角落中。由于过孔连接的电极为源极金属层和像素电极层，因此过孔处的地势相对于像素电极的其他位置要高一些，进而电场强。在液晶显示屏正常点亮状态时，过孔处的液晶会受到强电场和高地势的影响向过孔倾倒，引起其他位置的液晶乱倒，会存在按压液晶扩散不良的风险。
技术实现思路
本专利技术提供一种显示面板及其阵列基板，以解决现有技术存在按压液晶扩散不良的风险的技术问题。为实现上述目的，本专利技术采用的一个技术方案是：提供一种阵列基板，其包括：基板；多条扫描线，设置在基板上；多条数据线，设置在基板上，并且与多条扫描线交替设置，形成多个像素单元，每个像素单元包括像素电极；过孔，与像素电极的连接部对应设置；其中，像素电极设置有镂空部，镂空部与连接部相邻设置。其中，阵列基板进一步包括多个薄膜晶体管，薄膜晶体管的栅极与对应的扫描线连接，薄膜晶体管的源极与对应的数据线连接，薄膜晶体管的漏极与对应的像素电极连接。其中，像素电极的连接部通过过孔与薄膜晶体管的漏极连接。其中，镂空部的形状为L型。为实现上述目的，本专利技术采用的另一个技术方案是：提供一种显示面板，其包括阵列基板，该阵列基板包括：基板；多条扫描线，设置在基板上；多条数据线，设置在基板上，并且与多条扫描线交替设置，形成多个像素单元，每个像素单元包括像素电极；过孔，与像素电极的连接部对应设置；其中，像素电极设置有镂空部，镂空部与连接部相邻设置。其中，阵列基板进一步包括多个薄膜晶体管，薄膜晶体管的栅极与对应的扫描线连接，薄膜晶体管的源极与对应的数据线连接，薄膜晶体管的漏极与对应的像素电极连接。其中，像素电极的连接部通过过孔与薄膜晶体管的漏极连接。其中，显示面板进一步包括彩膜基板和液晶层，彩膜基板与阵列基板相对设置，液晶层设置在阵列基板和彩膜基板之间。其中，液晶层与镂空部对应的液晶分子保持垂直状态。其中，镂空部的形状为L型。本专利技术的有益效果是：区别于现有技术的情况，本专利技术提供的阵列基板的过孔与像素电极的连接部对应设置，像素电极设置有镂空部，镂空部与连接部相邻设置，由于镂空部处呈现一条暗纹，避免其他位置的液晶分子乱倒，进而降低按压液晶扩散的不良风险。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，进一步可以根据这些附图获得其他的附图。其中：图1是本专利技术第一实施例的显示面板的结构示意图；图2是图1中阵列基板的结构示意图；图3是图2中沿I-I的剖视图；图4是图1中显示面板正常点亮时的模拟效果图；图5是本专利技术第一实施例的阵列基板的结构示意图；图6是本专利技术第一实施例的液晶显示装置的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参见图1-3所示，图1是本专利技术第一实施例的显示面板的结构示意图；图2是图1中阵列基板的结构示意图；图3是图2中沿I-I的剖视图。如图1所示，本实施例所揭示的显示面板10包括阵列基板11、彩膜基板12以及液晶层13，其中彩膜基板12与阵列基板11相对设置，液晶层13设置在阵列基板11和彩膜基板12之间。如图2所示，阵列基板11包括基板111、多条扫描线G1，G2……，Gn、多条数据线D1，D2……，Dn、多个像素单元112、多个薄膜晶体管T1，T2……，Tn以及过孔113。其中，多条扫描线G1，G2……，Gn设置在基板111上，多条数据线D1，D2……，Dn设置在基板111上，基板111优选为玻璃基板。在其他实施例中，本领域的普通技术人员可以将基板111设置为其他材料的基板。多条数据线D1，D2……，Dn与多条扫描线G1，G2……，Gn交替设置，形成多个像素单元112。每个像素单元112包括像素电极114，像素电极114优选为ITO(Indium Tin Oxides，铟锡氧化物半导体透明导电膜)。其中，过孔113与像素电极114的连接部115对应设置，优选地过孔113设置在连接部115的下方。连接部115优选地设置在像素电极114的角落处，在其他实施例中，本领域的普通技术人员还可以将连接部115设置在像素电极114的其他位置，例如像素电极114的边缘位置。以下以一个像素单元112进行详细说明。薄膜晶体管T1的栅极与对应的扫描线G1连接，薄膜晶体管T1的源极与对应的数据线D1连接，薄膜晶体管T1的漏极与对应的像素电极114连接。其中，像素电极114的连接部115通过过孔113与薄膜晶体管T1的漏极连接。如图3所示，在基板111上设置第一金属层M1，以形成薄膜晶体管T1的栅极；在第一金属层M1上设置第一绝缘层IS1；在第一绝缘层IS1对应于栅极的位置上设置半导体层sd；在第一绝缘层IS1和半导体层sd上设置第二金属层M2，以形成薄膜晶体管T1的源极和漏极；在第二金属层M2上设置第二绝缘层IS2；在第二绝缘层IS2上设置ITO，以形成像素电极114；其中，第二绝缘层IS2进一步设置有过孔113，像素电极114的连接部115通过过孔113与第二金属层M2连接。其中，像素电极114进一步设置有镂空部116，镂空部116与连接部115相邻设置，即镂空部116与过孔113相邻设置。具体而言，将与连接部115相邻的像素电极114进行挖空处理，以形成镂空部116，并且连接部115与像素电极114的其他部分保持电性连接。优选地，镂空部116的形状设置为L型。在其他实施例中，本领域的普通技术人员还可以将镂空部116的形状设置为其他形状，例如镂空部116的形状设置为弧形。在像素单元112正常点亮状态，即显示面板10正常点亮时，即扫描线G1提供扫描信号，薄膜晶体管T1导通，数据线D1提供的数据信号通过薄膜晶体管T1输入至像素电极114；此时，液晶层13与镂空部116对应的液晶分子保持垂直状态，即在显示面板10上形成一条暗纹14，如图4所示。液晶层13与像素电极114除了镂空部116和连接部115外的其他部分(即其他位置)对应的液晶分子均向像素电极114的中心倾倒，因此避免其他位置的液晶分子乱倒，进而降低按压液晶扩散的不良风险。本专利技术提供第一实施例的阵列基板，如图5所示，本实施例所揭示的阵列基板50与上述实施例所揭示的阵列基板11完全相同，在此不再赘述。本专利技术提供第一实施例的液晶显示装置，如图6所示，本实施例所揭示的液晶显示装置60包括显示面板61和背光模组62，显示面板61设置在背光模组62的出光方向上，背光模组62用于为显示面板61提供光源，本实施例所揭示的显示面板61优选为上述实施例所揭示的显示面板10，在此不再赘述。本实施例所揭示的液晶显示装置62优选为VA型液晶显示装置。在其他实施例中，本领域的普通本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，所述阵列基板包括：基板；多条扫描线，设置在所述基板上；多条数据线，设置在所述基板上，并且与所述多条扫描线交替设置，形成多个像素单元，每个所述像素单元包括像素电极；过孔，与所述像素电极的连接部对应设置；其中，所述像素电极设置有镂空部，所述镂空部与所述连接部相邻设置。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括：基板；多条扫描线，设置在所述基板上；多条数据线，设置在所述基板上，并且与所述多条扫描线交替设置，形成多个像素单元，每个所述像素单元包括像素电极；过孔，与所述像素电极的连接部对应设置；其中，所述像素电极设置有镂空部，所述镂空部与所述连接部相邻设置。2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板进一步包括多个薄膜晶体管，所述薄膜晶体管的栅极与对应的所述扫描线连接，所述薄膜晶体管的源极与对应的所述数据线连接，所述薄膜晶体管的漏极与对应的所述像素电极连接。3.根据权利要求2所述的阵列基板，其特征在于，所述像素电极的连接部通过所述过孔与所述薄膜晶体管的漏极连接。4.根据权利要求1所述的阵列基板，其特征在于，所述镂空部的形状为L型。5.一种显示面板，其特征在于，所述显示面板包括阵列基板，所述阵列基板包括：基板；多条扫描线，设置在所述基板上；多条数据线，设置在所述基板上，并且与...

【专利技术属性】
技术研发人员：赵丽，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44