一种氮化钽金属薄层电阻结构及其制备方法技术

在制备大阻值的金属薄层电阻时，为了提高集成度，金属薄层做的很薄，阻值不易控制（通常情况下+/‑10%），本发明专利技术的氮化钽金属薄层电阻结构可以在制备大阻值（25‑500欧姆）电阻时，精确控制其阻值至+/‑3%的范围。

【技术实现步骤摘要】

本专利技术属于一种氮化钽金属薄层电阻结构及其制备方法，特别是高精度、大阻值的氮化钽金属电阻结构及其制备方法。
技术介绍
半导体电路中的电阻形式繁多，包括金属电阻，多晶硅电阻，N型电阻，P型电阻等等，其中金属电阻具有工作温度范围大，阻值稳定等特点，被广泛应用。金属电阻的制备形式多种多样，包括铝电阻，铜电阻，氮化钽电阻等等。在制备较大阻值的金属薄层电阻时，往往需要将金属厚度做小来提高集成度，金属厚度很薄，目前大阻值的氮化钽电阻的厚度在100-300纳米之间，通过溅射工艺制备所需溅射时间1-2秒，时间过短厚度不易控制，通常情况下厚度偏差10%，导致电阻阻值的精度+/-10%，随着使用要求的不断提高，采用单纯溅射方法很难实现高精度大阻值的氮化钽金属薄层电阻，本专利技术的氮化钽金属薄层电阻结构可以精确控制其阻值到+/-3%的范围。
技术实现思路
1、一种氮化钽金属薄层电阻结构，其结构包括：在硅衬底（101）上生长一层二氧化硅绝缘层（102），在二氧化硅绝缘层上溅射一层100-300纳米厚的氮化钽（201），在氮化钽上面溅射一层1-3微米厚的铝（202），将电阻区的铝刻蚀至漏出氮化钽表面，在电阻区通过氧化工艺（温度340-400摄氏度，时间5-60分钟）来形成150-200纳米厚的氧化钽（501），使电阻区的氮化钽的厚度降低至100-150纳米；2、根据权利要求1所述氮化钽金属薄层电阻结构，通过采用可控厚度的氧化钽，将电阻区的氮化钽金属薄层做得更薄，从而精确控制电阻阻值至+/-3%的范围；3、一种氮化钽金属薄层电阻结构的制备方法，其方法包括：A、在硅衬底（101）材料上通过CVD或者热氧化的方式生长100-300纳米的氧化层（102）；B、在氧化层上通过溅射方法连续淀积氮化钽金属（201）和铝金属（202）；C、光刻，金属干法刻蚀，去胶，将不需要的金属部分刻蚀掉；D、光刻，铝金属湿法腐蚀，去胶，将作为氮化钽电阻的部分暴露出来；E、测量氮化钽电阻阻值，使用温度340-400摄氏度、时间5-60分钟的氧化工艺，氧化暴露在表面的氮化钽。附图说明图1是硅衬底氧化工艺后的截面图图2是硅衬底氧化工艺后的平面图图3是金属淀积工艺后的截面图图4是金属淀积工艺后的平面图图5是光刻、金属干法刻蚀、去胶工艺后的截面图图6是光刻、金属干法刻蚀、去胶工艺后的平面图图7是光刻、铝湿法腐蚀、去胶工艺后的截面图图8是光刻、铝湿法腐蚀、去胶工艺后的平面图图9是氮化钽氧化工艺后的截面图图10是氮化钽氧化工艺后的平面图。编号说明：100：此处为截面的位置101：硅衬底，结合集成电路具体工艺，非限定硅单晶102：二氧化硅层，结合集成电路工艺可以CVD淀积或者热氧化层103：二氧化硅层的厚度，厚度100-500纳米，目的是使氮化钽与硅衬底之间绝缘201：氮化钽，通过溅射工艺，氩气轰击钽靶材，同时通入氮气，形成氮化钽，需要与铝（202）连续淀积，防止自然氧化层影响欧姆接触202：铝，通过溅射工艺，氩气轰击铝靶材形成，需要与氮化钽（201）连续淀积，防止自然氧化层影响欧姆接触203：氮化钽的厚度，100-300纳米204：铝的厚度，厚度1-3微米301：铝条的宽度，是决定氮化钽电阻阻值的关键参数，视具体氮化钽电阻阻值、载流能力，光刻条件等而定302：铝条的长度，具体视集成电路布线要求而定，铝的形状并非限定401：表面暴露出来的氮化钽宽度，是决定氮化钽电阻阻值的关键参数，视具体氮化钽电阻阻值、载流能力，光刻条件等而定501：氧化钽，通过氧化工艺，表面的氮化钽经过氧化反应，部分转化为氧化钽，氧化钽是绝缘体，氮化钽的厚度变薄，方块电阻变低502：氧化钽厚度，150-200纳米。具体实施方式1. 在硅衬底（101）材料上通过CVD或者热氧化的方式生长100-300纳米的氧化层（102），形成结构如截面图1、平面图2所示，目的是另金属层与硅衬底之间绝缘，结合集成电路具体工艺，硅衬底材料非限定。2.在氧化层上通过溅射方法连续淀积氮化钽金属（201）和铝金属（202），形成结构如截面图3、平面图4所示，氮化钽是通过氩气溅射钽靶材，同时通入氮气而生成，氮化钽溅射和铝的溅射需要连续进行，防止生成自然氧化层，影响欧姆接触。氮化钽的厚度（203）范围100-300纳米，铝的厚度（204）1-3微米。3.光刻，金属干法刻蚀，去胶，将不需要的金属部分刻蚀掉，形成结构如截面图5、平面图6所示，铝条的宽度（301），是决定氮化钽电阻阻值的关键参数，视具体氮化钽电阻阻值、载流能力，光刻条件等而定。铝条的长度（302），具体视集成电路布线要求而定，铝的形状并非限定。4.光刻，铝金属湿法腐蚀，去胶，将作为氮化钽电阻的部分暴露出来，形成结构如截面图7、平面图8所示表面暴露出来的氮化钽宽度（401），是决定氮化钽电阻阻值的关键参数，视具体氮化钽电阻阻值、载流能力，光刻条件等而定。5.测量氮化钽电阻阻值，选择相对应的氧化工艺，氧化暴露在表面的氮化钽，形成结构如截面图9、平面图10所示，调节电阻阻值至目标值+/-3%。。通过氧化工艺，表面的氮化钽经过氧化反应，部分转化为氧化钽（501），氧化钽是绝缘体，由于氮化钽的厚度变薄，导致氮化钽的方块电阻变低。氧化钽厚度（502）范围在150-200纳米，具体视电阻阻值调节需要而定。电阻阻值的控制是通过氧化炉的氧化温度调节以及氧化时间的长短调节，氧化温度范围340-400摄氏度，氧化时间范围5-60分钟，氧气流量5-20升每分钟，氧气流量具体视氧化炉型号。通过上述实施例阐述了本专利技术，同时也可以采用其它实施例实现本专利技术。本专利技术不局限于上述具体实施例，因此本专利技术由所附权利要求范围限定。本文档来自技高网...

【技术保护点】
一种氮化钽金属薄层电阻结构，其结构包括：在硅衬底（101）上生长一层二氧化硅绝缘层（102），在二氧化硅绝缘层上溅射一层100‑300纳米厚的氮化钽（201），在氮化钽上面溅射一层1‑3微米厚的铝（202），将电阻区的铝刻蚀至漏出氮化钽表面，在电阻区通过氧化工艺（温度340‑400摄氏度，时间5‑60分钟）来形成150‑200纳米厚的氧化钽（501），使电阻区的氮化钽的厚度降低至100‑150纳米。

【技术特征摘要】
1.一种氮化钽金属薄层电阻结构，其结构包括：在硅衬底（101）上生长一层二氧化硅绝缘层（102），在二氧化硅绝缘层上溅射一层100-300纳米厚的氮化钽（201），在氮化钽上面溅射一层1-3微米厚的铝（202），将电阻区的铝刻蚀至漏出氮化钽表面，在电阻区通过氧化工艺（温度340-400摄氏度，时间5-60分钟）来形成150-200纳米厚的氧化钽（501），使电阻区的氮化钽的厚度降低至100-150纳米。2.根据权利要求1所述氮化钽金属薄层电阻结构，通过采用可控厚度的氧化钽，将电阻区的氮化钽金属薄层...

【专利技术属性】
技术研发人员：薛维平，
申请(专利权)人：上海芯石微电子有限公司，
类型：发明
国别省市：上海;31