一种负电压产生电路及集成芯片制造技术

本发明专利技术属于集成电路领域，提供了一种负电压产生电路及集成芯片。本发明专利技术通过采用包括负电压产生模块、第一输出模块及第二输出模块的负电压产生电路，通过负电压产生模块产生负电压，通过第一输出模块将所述负电压进行输出，并通过第二输出模块将所述负电压输出至第一输出模块中的第一NMOS管的衬底和第二NMOS管的衬底，从而使得第一NMOS管的漏衬或源衬以及第二NMOS管的漏衬或源衬持续处于反偏状态，保证了负电压产生电路输出电压的稳定性，避免了因负电压产生电路输出电压的不稳定而引起的漏电情况或闩锁效应。

【技术实现步骤摘要】

本专利技术属于集成电路领域，尤其涉及一种负电压产生电路及集成芯片。
技术介绍
随着集成电路制造工艺精度的不断提高，芯片的供电电压越来越低，甚至低于1V，而外部的供电电源正趋于标准统一化，这样就导致芯片外部供电电源趋于单一，无法提供多种类型的电源。因此，一般会在芯片内部对电路的供电电源进行扩展，比如在芯片内部设计高于供电电源电压的供电电路，或者低于地电位的负压供电电路。而作为供电电路，其稳定性直接决定了供电电路的性能。传统的负电压产生电路是由负电压产生模块、输出单元和稳压电容构成的，负电压产生模块与正电源连接，用于产生幅度大小等于正电源幅度的负电压，输出单元用于将所述负电压进行输出，稳压电容用于稳定负电压产生电路输出端的电压。如图1所示，输出单元包括交叉耦合的第一NMOS管和第二NMOS管，第一NMOS管的漏极同时接第二NMOS管的栅极和负电压产生模块的第一输出端，第二NMOS管的漏极同时接第一NMOS管的栅极和负电压产生模块的第二输出端，第一NMOS管的源极、第一NMOS管的衬底、第二NMOS管的源极及第二NMOS管的衬底共接作为第一输出模块的输出端。一般情况下，加在第一NMOS管和第二NMOS管上的时钟信号是反相的，以使第一NMOS管和第二
NMOS管在正常工作时交替导通，以提高负电压产生电路的转换效率。然而，由于加在第一NMOS管和第二NMOS管上的反相时钟信号是通过反相器实现的，而反相器在进行信号翻转时存在一个中间态，该中间态会使得第一NMOS管和第二NMOS管同时导通或关断，导致负电压产生电路的输出电压不稳定，而第一NMOS管的衬底电压和第二NMOS管的衬底电压会随负电压产生电路输出电压的变化而变化，这样就会导致第一NMOS管和第二NMOS管的漏衬(漏极与衬底形成的PN结)可能发生正偏，从而引起漏电，甚至形成闩锁效应，导致芯片无法正常工作。
技术实现思路
本专利技术的目的在于提供一种负电压产生电路及集成芯片，旨在解决传统的负电压产生电路的输出电压不稳定，导致第一NMOS管和第二NMOS管的漏衬或源衬可能发生正偏，从而引起漏电，甚至形成闩锁效应，导致芯片无法正常工作的问题。本专利技术是这样实现的，一种负电压产生电路，包括负电压产生模块、第一输出模块及第一稳压电容；所述负电压产生模块的第一电源端、第二电源端及第三电源端分别接第一电源、第二电源及第三电源，所述负电压产生模块用于产生负电压，所述第一输出模块用于将所述负电压进行输出；所述第一输出模块包括交叉耦合的第一NMOS管和第二NMOS管，所述第一NMOS管的漏极与所述第二NMOS管的栅极共接于所述负电压产生模块的第一输出端，所述第二NMOS管的漏极与所述第一NMOS管的栅极共接于所述负电压产生模块的第二输出端，所述第一NMOS管的源极和所述第二NMOS管的源极共接作为所述负电压的输出端，所述第一稳压电容接在所述第一NMOS管的源极和地之
间；所述负电压产生电路还包括第二输出模块；所述第二输出模块的第一输入端和第二输入端分别接所述负电压产生模块的第一输出端和第二输出端，所述第二输出模块的第一输出端和第二输出端分别接所述第一NMOS管的衬底和所述第二NMOS管的衬底；所述第二输出模块将所述负电压输出至所述第一NMOS管的衬底和所述第二NMOS管的衬底，以使所述第一NMOS管的漏衬或源衬以及所述第二NMOS管的漏衬或源衬持续处于反偏状态。本专利技术还提供了一种集成芯片，包括第一电源、第二电源及第三电源，所述集成芯片还包括上述提供的负电压产生电路，所述第一电源、第二电源及第三电源均与所述负电压产生电路连接。本专利技术通过采用包括负电压产生模块、第一输出模块及第二输出模块的负电压产生电路，通过负电压产生模块产生负电压，通过第一输出模块将所述负电压进行输出，并通过第二输出模块将所述负电压输出至第一输出模块中的第一NMOS管的衬底和第二NMOS管的衬底，从而使得第一NMOS管的漏衬或源衬以及第二NMOS管的漏衬或源衬持续处于反偏状态，保证了负电压产生电路输出电压的稳定性，避免了因负电压产生电路输出电压的不稳定而引起的漏电情况或闩锁效应。附图说明图1是现有技术提供的负电压产生电路的电路结构图；图2是本专利技术实施例提供的负电压产生电路的模块结构示意图；图3是本专利技术实施例提供的负电压产生电路的电路结构示意图；图4是本专利技术实施例提供的时钟单元所产生的非交叠时钟信号的示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术实施例通过采用包括负电压产生模块、第一输出模块及第二输出模块的负电压产生电路，通过负电压产生模块产生负电压，通过第一输出模块将所述负电压进行输出，并通过第二输出模块将所述负电压输出至第一输出模块中的第一NMOS管的衬底和第二NMOS管的衬底，从而使得第一NMOS管的漏衬或源衬以及第二NMOS管的漏衬或源衬持续处于反偏状态，保证了负电压产生电路输出电压的稳定性，避免了因负电压产生电路输出电压的不稳定而引起的漏电情况或闩锁效应。图2是本专利技术实施例提供的负电压产生电路的模块结构示意图，为了便于说明，仅示出了与本专利技术实施例相关的部分。如图2所示，负电压产生电路包括负电压产生模块1、第一输出模块2及第一稳压电容Cout，负电压产生模块1的第一电源端、第二电源端及第三电源端分别接第一电源V1、第二电源V2及第三电源V3，负电压产生模块1用于产生负电压，第一输出模块2用于将所述负电压进行输出，第一稳压电容Cout用于存储被负电压产生模块1带到负电位的电荷，并稳定负电压产生电路输出端的电压；第一输出模块2包括交叉耦合的第一NMOS管MN1和第二NMOS管MN2，第一NMOS管MN1的漏极与第二NMOS管MN2的栅极共接于负电压产生模块1的第一输出端，第二NMOS管MN2的漏极与第一NMOS管MN1的栅极共接于负电压产生模块1的第二输出端，第一NMOS管MN1的源极和
第二NMOS管MN1的源极共接作为负电压产生电路的输出端，用于输出所述负电压，第一稳压电容Cout接在第一输出模块2的输出端和地之间；负电压产生电路还包括第二输出模块3。第二输出模块3的第一输入端和第二输入端分别接负电压产生模块1的第一输出端和第二输出端，第二输出模块3的第一输出端和第二输出端分别接第一NMOS管MN1的衬底和第二NMOS管MN2的衬底。第二输出模块3将所述负电压输出至第一NMOS管MN1的衬底和第二NMOS管MN2的衬底，以使第一NMOS管MN1的漏衬(漏极与衬底形成的PN结)或源衬(源极与衬底形成的PN结)以及第二NMOS管MN2的漏衬或源衬持续处于反偏状态，从而保证负电压产生电路输出电压的稳定性。在本专利技术实施例中，第一电源V1、第二电源V2及第三电源V3的电压值均可以为0～VDD之间的任意一个电压值，只要保证V1>V2，V1>V3且V2+V3<V1即可。正常情况下，负电压产生电路输出端的电压值Vout＝V2+V3-V1，例如，当V1＝VDD时，V2＝V3＝GND＝0时，负电压产生电路输出端的电压值Vout＝-本文档来自技高网...

【技术保护点】
一种负电压产生电路，包括负电压产生模块、第一输出模块及第一稳压电容；所述负电压产生模块的第一电源端、第二电源端及第三电源端分别接第一电源、第二电源及第三电源，所述负电压产生模块用于产生负电压，所述第一输出模块用于将所述负电压进行输出；所述第一输出模块包括交叉耦合的第一NMOS管和第二NMOS管，所述第一NMOS管的漏极与所述第二NMOS管的栅极共接于所述负电压产生模块的第一输出端，所述第二NMOS管的漏极与所述第一NMOS管的栅极共接于所述负电压产生模块的第二输出端，所述第一NMOS管的源极和所述第二NMOS管的源极共接作为所述负电压的输出端，所述第一稳压电容接在所述第一NMOS管的源极和地之间；其特征在于，所述负电压产生电路还包括第二输出模块；所述第二输出模块的第一输入端和第二输入端分别接所述负电压产生模块的第一输出端和第二输出端，所述第二输出模块的第一输出端和第二输出端分别接所述第一NMOS管的衬底和所述第二NMOS管的衬底；所述第二输出模块将所述负电压输出至所述第一NMOS管的衬底和所述第二NMOS管的衬底，以使所述第一NMOS管的漏衬或源衬以及所述第二NMOS管的漏衬或源衬持续处于反偏状态。...

【技术特征摘要】
1.一种负电压产生电路，包括负电压产生模块、第一输出模块及第一稳压电容；所述负电压产生模块的第一电源端、第二电源端及第三电源端分别接第一电源、第二电源及第三电源，所述负电压产生模块用于产生负电压，所述第一输出模块用于将所述负电压进行输出；所述第一输出模块包括交叉耦合的第一NMOS管和第二NMOS管，所述第一NMOS管的漏极与所述第二NMOS管的栅极共接于所述负电压产生模块的第一输出端，所述第二NMOS管的漏极与所述第一NMOS管的栅极共接于所述负电压产生模块的第二输出端，所述第一NMOS管的源极和所述第二NMOS管的源极共接作为所述负电压的输出端，所述第一稳压电容接在所述第一NMOS管的源极和地之间；其特征在于，所述负电压产生电路还包括第二输出模块；所述第二输出模块的第一输入端和第二输入端分别接所述负电压产生模块的第一输出端和第二输出端，所述第二输出模块的第一输出端和第二输出端分别接所述第一NMOS管的衬底和所述第二NMOS管的衬底；所述第二输出模块将所述负电压输出至所述第一NMOS管的衬底和所述第二NMOS管的衬底，以使所述第一NMOS管的漏衬或源衬以及所述第二NMOS管的漏衬或源衬持续处于反偏状态。2.如权利要求1所述的负电压产生电路，其特征在于，所述第二输出模块包括交叉耦合的第三NMOS管和第四NMOS管，所述第四NMOS管的栅极和所述第三NMOS管的栅极分别为所述第二输出模块的第一输入端和第二输入端，所述第三NMOS管的漏极接所述第四NMOS管的栅极，所述第四NMOS管的漏极接所述第三NMOS管的栅极，所述第三NMOS管的衬底和源极共接作为所述第二输出模块的第一输出端，所述第四NMOS管的衬底和源极共接作
\t为所述第二输出模块的第二输出端。3.如权利要求1所述的负电压产生电路，其特征在于，所述负电压产生电路还包括第二稳压模块，所述第二稳压模块的第一端同时接所述第二输出模块的第一输出端和第二输出端，所述第二稳压模块的第二端接地；所述第二稳压模块用于稳定所述第二输出模块的第一输出端和第二输出端的电压。4.如权利要求3所述的负电压产生电路，其特征在于，所述第二稳压模块为第二稳压电容，所述第二稳压电容的第一端和第二端分别为所述第二稳压模块的第一端和第二端。5.如权利要求1所述的负电压产生电路，其特征在于，所述负电压产生模块包括时钟单元、第一充电单元、电荷泵单元及第二充电单元；所述时钟单元的第一输出端和第二输出端分别接所述第一充电单元的第一时钟端和第二时钟端，所述第一充电单元的第一电源端和第二电源端分别为所述负电压产生模块的第一电源端和第二电源端，所述第一充电单元的第一输出端和第二输出端分别接所述电荷泵单元的第一输入端和第二输入端，所述电荷泵单元的第一输出端和第二输出端分别为所述负电压产生模块的第一输出端和第二输出端，所述电荷泵单元的第一输出端...

【专利技术属性】
技术研发人员：朱奇良，简卫，张欣，
申请(专利权)人：深圳市飞仙智能科技有限公司，
类型：发明
国别省市：广东;44