半导体衬底和包括其的半导体器件制造技术

提供了半导体衬底和半导体器件。所述半导体衬底包括底部衬底、底部衬底上的第一硅锗层以及第一硅锗层上的第二硅锗层。第二硅锗层的锗分率在离开底部衬底的方向上减小，并且第二硅锗层的最下面部分的锗分率大于第一硅锗层的最上面部分的锗分率。

【技术实现步骤摘要】
【专利摘要】提供了半导体衬底和半导体器件。所述半导体衬底包括底部衬底、底部衬底上的第一硅锗层以及第一硅锗层上的第二硅锗层。第二硅锗层的锗分率在离开底部衬底的方向上减小，并且第二硅锗层的最下面部分的锗分率大于第一硅锗层的最上面部分的锗分率。【专利说明】半导体衬底和包括其的半导体器件相关申请的交叉引用本申请要求于2015年I月23日在韩国知识产权局提交的韩国专利申请N0.10-2015-0011490的优先权以及由其产生的所有利益，所述公开以引用方式全文并入本文中。
本专利技术构思涉及半导体衬底和包括所述半导体衬底的半导体器件。
技术介绍
随着MOS晶体管的特征尺寸减小，栅极长度和形成在下方的沟道的长度也会减小。随着晶体管的沟道长度减小，电荷在沟道中的分散可增加，并且电荷的迀移率会减小。电荷的迁移率的减小会不利于提尚晶体管的饱和电流。因此，已进行各种研究，以提供用于提高具有减小的沟道长度的晶体管中的电荷的迀移率的半导体衬底。
技术实现思路
根据本专利技术构思的一些实施例，一种半导体器件包括衬底和衬底上的应变释放层。应变释放层在其与挨着的下一层的界面处的晶格常数大于挨着的下一层的晶格常数。应变弛豫缓冲层与所述下一层相反地直接位于应变释放层上。应变释放层的晶格常数从应变释放层与所述下一层的界面至应变释放层与直接位于其上的应变弛豫缓冲层的界面减小。应变释放层、所述下一层和应变弛豫缓冲层包括相同的化合物半导体材料。在一些实施例中，应变释放层的晶格常数从应变释放层与所述下一层的界面至应变释放层与直接位于其上的应变弛豫缓冲层的界面连续地或者按照逐步的方式减小。在一些实施例中，应变弛豫缓冲层的晶格常数在其厚度方向上基本均匀。在一些实施例中，应变弛豫缓冲层在其与应变释放层的界面处的晶格常数大于、小于或等于所述下一层的晶格常数。在一些实施例中，所述下一层和/或应变弛豫缓冲层的晶格常数随着与衬底的距离增大而增大。在一些实施例中，所述下一层和应变弛豫缓冲层中的一个在其内包括多个绝缘膜图案。所述下一层和应变弛豫缓冲层中的所述一个在其更靠近绝缘层图案的部分中的位错密度大于其更远离绝缘层图案的部分中的位错密度。在一些实施例中，应变释放层可为第一应变释放层。第二应变释放层设置在衬底上，其中第二应变释放层的晶格常数大于直接位于其下方的层和直接位于其上方的层的晶格常数。第二应变释放层可在第一应变释放层与衬底之间，或者可与第一应变释放层相反地位于应变弛豫缓冲层上。在一些实施例中，第二应变释放层的晶格常数在与直接位于其下方的层和直接位于其上方的层的各个界面之间基本均匀。在一些实施例中，第二应变释放层的晶格常数在第二应变释放层与直接位于其下方的层的界面处大于所述直接位于其下方的层的晶格常数，并且从第二应变释放层与直接位于其下方的层的界面至第二应变释放层与直接位于其上方的层的界面减小。在一些实施例中，衬底包括所述下一层，从而应变释放层直接位于衬底上。在一些实施例中，化合物半导体材料可包括IV-VI族化合物，其包括碳(C)、硅(Si)、锗(Ge)和/或锡(Sn)，或者化合物半导体材料可包括II1-V族化合物，其包括铝(Al)、镓(Ga)、铟(In)、磷(P)和/或砷(As)。在一些实施例中，晶体管结构可与应变释放层相反地设置在应变弛豫缓冲层上。晶体管结构可包括沟道层和布置在沟道层上的栅电极。沟道层可被包括在鳍式有源图案中，该鳍式有源图案包括化合物半导体材料，并且栅电极可与鳍式有源图案交叉。在栅电极的一侧，外延层可形成在鳍式有源图案的侧壁上。根据本专利技术构思的一方面，半导体衬底包括底部衬底、底部衬底上的第一硅锗层和第一硅锗层上的第二硅锗层，其中，第二硅锗层的锗分率在离开底部衬底的方向上减小，并且第二硅锗层的最下面部分的锗分率大于第一硅锗层的最上面部分的锗分率。根据本专利技术构思的另一方面，一种半导体衬底包括底部衬底、底部衬底上的第一硅锗层、第一硅锗层上的第二硅锗层(第二硅锗层的锗分率在离开底部衬底的方向上减小)和第二硅锗层上的第三硅锗层(第三硅锗层的最下面部分的锗分率大于第一硅锗层的最上面部分的锗分率)。根据本专利技术构思的又一方面，一种半导体衬底包括底部衬底、底部衬底上的第一化合物半导体层、第一化合物半导体层上的包括与第一化合物半导体层的材料相同的材料的第二化合物半导体层(第二化合物半导体层的晶格常数在离开底部衬底的方向上减小)以及第二化合物半导体层上的包括与第一化合物半导体层的材料相同的材料的第三化合物半导体层(第三化合物半导体层的晶格常数大于第一化合物半导体层的晶格常数)。根据本专利技术构思的另一方面，一种半导体衬底包括底部衬底、底部衬底上的第一硅锗层、第一硅锗层上方的绝缘膜图案和绝缘膜图案上方的第二硅锗层。根据本专利技术构思的另一方面，一种半导体器件包括底部衬底、底部衬底上的第一硅锗层、第一硅锗层上的第二硅锗层(第二硅锗层的锗分率在离开底部衬底的方向上减小，并且第二硅锗层的最下面部分的锗分率大于第一硅锗层的最上面部分的锗分率)和第二硅锗层上的栅电极。根据本专利技术构思的另一方面，一种半导体器件包括:衬底，其包括底层和底层上的第一硅锗层;鳍式有源图案，其从衬底突出，并且包括硅锗，鳍式有源图案的侧壁的一部分被场绝缘膜包围；鳍式有源图案上的沟道层;栅电极，其与沟道层上的鳍式有源图案交叉；以及外延层，其形成在栅电极两侧的鳍式有源图案的侧壁上，其中第一硅锗层的锗分率在离开底层的方向上减小，并且第一硅锗层的最下面部分的锗分率大于底层的最上面部分的锗分率。根据本专利技术构思的另一方面，一种半导体器件包括:衬底，其包括按次序层叠的底层、第一硅锗层、第二硅锗层和第三硅锗层，第三硅锗层包括深度小于第三硅锗层的厚度的沟槽;场绝缘膜，其填充沟槽的一部分，场绝缘膜的上表面比第三硅锗层的上表面更接近于底层;第三硅锗层上的沟道层；以及沟道层上的栅电极，其与从场绝缘膜的上表面突出的第三硅锗层交叉，其中第二硅锗层的锗分率在离开底层的方向上减小，并且第二硅锗层的最下面部分的锗分率大于第一硅锗层的最上面部分的锗分率。【附图说明】通过参照附图详细描述本专利技术构思的示例实施例，本专利技术构思的以上和其它方面和特征将变得更加清楚，其中:图1是示出根据本专利技术构思的第一实施例的半导体衬底的图；图2是示出包括在图1的半导体衬底中的各个层的锗分率的示意性曲线图；图3a是示出包括在根据本专利技术构思的第二实施例的半导体衬底中的各个层的锗分率的示意性曲线图；图3b是示出包括在根据本专利技术构思的第二实施例的修改示例的半导体衬底中的各个层的锗分率的示意性曲线图；图4是示出包括在根据本专利技术构思的第三实施例的半导体衬底中的各个层的锗分率的示意性曲线图；图5是示出包括在根据本专利技术构思的第四实施例的半导体衬底中的各个层的锗分率的示意性曲线图；图6是示出根据本专利技术构思的第五实施例的半导体衬底的图；图7是示出根据本专利技术构思的第六实施例的半导体衬底的图；图8是示出根据本专利技术构思的第七实施例的半导体衬底的图；图9是示出根据本专利技术构思的第八实施例的半导体衬底的图；图10是示出包括在图9的半导体衬底中的各个层的锗分率的示意性曲线图；图11是示出根据本专利技术构思的第九实施例的半导体衬底的图；图12是示出包括在图11的半导体衬底中的各个层的锗分率的示意性本文档来自技高网...

【技术保护点】
一种半导体器件，包括：底部衬底；所述底部衬底上的第一硅锗层；所述第一硅锗层上的第二硅锗层，所述第二硅锗层的锗分率在离开所述底部衬底的方向上减小，并且所述第二硅锗层在其最下面部分的锗分率大于所述第一硅锗层的最上面部分的锗分率；以及布置在所述第二硅锗层上的栅电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：梁炆承，崔恩惠，金善政，李承勋，李炫姃，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR